Phát triển và mô tả hệ thống kênh đo để xác định các đặc tính tĩnh và động. ADC tích hợp đẩy-kéo. Phương pháp xác định và sửa lỗi DAC
Bộ chuyển đổi tương tự sang số (ADC) là thiết bị nhận tín hiệu tương tự và tạo ra tín hiệu số ở đầu ra, phù hợp cho hoạt động của máy tính và các thiết bị kỹ thuật số khác. Đặc tính chuyển đổi phản ánh sự phụ thuộc của đầu ra mã kỹ thuật số từ đầu vào điện áp DC. Đặc tính biến đổi có thể được xác định bằng đồ họa, dạng bảng hoặc dạng phân tích.
THÔNG SỐ TĨNH
Điện áp mã hóa– điểm tại đó cả hai tổ hợp mã liền kề đều có khả năng xảy ra như nhau.
Bước lượng tử hóa– chênh lệch giữa các giá trị liền kề của điện áp chuyển tiếp mã hóa.
Điện áp bù bằng 0 – sự dịch chuyển song song của đặc tính biến đổi so với trục hoành.
Độ lệch hệ số chuyển đổi– lỗi ở phần cuối của đặc tính biến đổi.
ADC phi tuyến tính– Độ lệch giữa giá trị thực tế của điện áp đầu vào tại một điểm nhất định so với giá trị thực tế được xác định bởi đặc tính chuyển đổi tuyến tính hóa tại cùng một điểm. Được biểu thị dưới dạng một số bước lượng tử hóa hoặc liên quan đến điện áp đầu vào tối đa dưới dạng phần trăm.
Phi tuyến vi phân- độ lệch của các bước lượng tử hóa thực tế so với giá trị trung bình của chúng.
CÁC THAM SỐ ĐỘNG CỦA ADC.
1. Tần số lấy mẫu - tần số tại đó các giá trị mẫu của tín hiệu được tạo ra, được đo bằng số lượng mẫu trên giây hoặc tính bằng hertz.
2. Thời gian chuyển đổi – thời gian từ xung kích hoạt ADC hoặc từ thời điểm thay đổi analog tín hiệu đầu vào cho đến khi mã đầu ra ổn định xuất hiện. Đối với một số ADC, giá trị này phụ thuộc vào tín hiệu đầu vào, đối với một số khác, giá trị này không đổi. Khi làm việc không có UVH, giá trị này là thời gian mở ống kính.
3. Lỗi tần số của hệ số truyền - lỗi trong việc hình thành các giá trị mẫu khi làm việc với các tín hiệu thay đổi. Được xác định cho tín hiệu đầu vào hình sin. (Đối với ADC K1107 PV2 8 bit, 80 MHz: P = 7 MHz ở mức 0,99).
4. Thời gian khẩu độ - thời gian mà độ không đảm bảo duy trì giữa giá trị mẫu và thời gian mà nó đề cập đến. Bao gồm sự thay đổi khẩu độ và độ không chắc chắn của khẩu độ.
Tùy thuộc vào quá trình chuyển đổi diễn ra như thế nào theo thời gian, ADC được chia thành:
1. Tuần tự
2. Song song
3. Chuỗi - song song.
ADC SERIAL
ADC với điện áp bước tăng dần.
Một điện áp dương được cung cấp cho đầu vào bộ chuyển đổi. Bộ đếm được đặt trước về 0, do đó điện áp ở đầu ra DAC cũng bằng 0. Đồng thời, logic 1 được đặt ở đầu ra bộ so sánh. Đầu vào của mạch 3I-NOT nhận xung từ bộ tạo xung đồng hồ. Tuy nhiên, vì log.0 được ghi vào bộ kích hoạt R-S nên các xung không truyền đến đầu vào bộ đếm.
Sau khi bắt đầu xung kích hoạt R-S chuyển sang trạng thái có log.1 ở đầu ra và các xung đồng hồ bắt đầu đến đầu vào bộ đếm. Con số được ghi trong bộ đếm bắt đầu tăng lên và điện áp ở đầu ra DAC cũng tăng theo. Tại một thời điểm nào đó, nó được so sánh với điện áp đầu vào ở đầu vào bộ chuyển đổi, bộ so sánh sẽ chuyển sang log.0. và các xung ngừng đến đầu vào bộ đếm. Tín hiệu này từ bộ so sánh cũng đến đầu vào của bộ kích hoạt RS, chuyển nó sang trạng thái log.0 ở đầu ra, cuối cùng dừng quá trình chuyển đổi. Mã đầu ra thu được tương ứng với điện áp ở đầu ra DAC bậc thấp hoặc tín hiệu analog đầu vào với độ chính xác bằng 1. Quá trình sau đó có thể được lặp lại.
Khoảng thời gian tối thiểu của xung đồng hồ có thể được tìm thấy từ điều kiện:
Thì là ≥ tcomp. + chữ số. + tDC + tRC, trong đó:
tcomp – độ trễ phản hồi của bộ so sánh,
chữ số - độ trễ của bộ đếm,
tsap – thời gian thành lập DAC,
t RC – trễ RC – xích.
Ví dụ. Hãy tính thời gian chuyển đổi của một ADC có 10 bit.
Các yếu tố được sử dụng:
DAC – K572 PA1: số bit N=10, thời gian ổn định điện áp ra tDC = 5 ∙ 10 -6 giây. Tại bước lượng tử hóa Vop = 10V
EMP = 10/(2 10 –1) = 10 mV.
Bộ so sánh – 521 CA3 - tại dV = 3 mV tcomp = 100 nsec.
Ta chọn hằng số thời gian RC bằng 0,5 ∙ 10 -6 giây.
t chữ số = 0,05 ∙ 10 -6 giây,
Thì là ≥ 0,1 + 0,05 + 5. 0 + 0,5 = 5,65 µs.
Thời gian đo tín hiệu đầu vào tối đa:
(2 10 – 1) ∙ 5,65 ∙ 10 – 6 giây = 6 mili giây, tần số lấy mẫu là 160 Hz.
Thời gian khẩu độ – 6 ms.
ADC loại này được sử dụng với UVH hoặc để chuyển đổi tín hiệu thay đổi chậm. Lỗi ADC được xác định bởi các tham số độ chính xác của DAC được sử dụng.
Một loạt các loại ADC này là theo dõi ADC thực hiện chuyển đổi liên tục. Họ sử dụng bộ đếm lên/xuống và bộ so sánh để xác định hướng đếm. Tại Vin< Vцап счетчик считает вверх, в при Vвх >Bộ đếm VDC đếm ngược. Như vậy, điện áp Vdac luôn có xu hướng bằng Vin. Tốc độ theo dõi đầu vào tối đa là: dVin/dt< ЕМР/ Тмин.
ADC xấp xỉ liên tiếp
Quy trình xác định mã đầu ra được xác định bởi thanh ghi xấp xỉ liên tiếp. Lúc đầu, log.0 được ghi vào tất cả các bit của thanh ghi. Điện áp ở đầu ra DAC bằng 0. Tiếp theo, log.1 được ghi vào bit quan trọng nhất của thanh ghi. Nếu như điện áp đầu ra Trong trường hợp này, DAC vẫn nhỏ hơn điện áp đầu vào (log. 1 được đặt ở đầu ra của bộ so sánh, khi đó giá trị của mức logic trong bit này sẽ được lưu trữ. Nếu điện áp ở đầu ra DAC lớn hơn Vin., sau đó bit này được đặt lại về 0 và sau đó ghi log. 1 được ghi vào chữ số tiếp theo. Bằng cách này, giá trị của tất cả các chữ số được xác định, bao gồm cả số ít quan trọng nhất. Sau đó, tín hiệu sẵn sàng được phát ra và chu kỳ đo có thể được lặp lại.
Loại DAC này có ưu điểm về tốc độ so với DAC trước đó nên được sử dụng rộng rãi nhất. Thời gian chuyển đổi của nó bằng Tmin ∙ N.
Tmin – giá trị nhỏ nhất của chu kỳ lặp xung clock được xác định tương tự DAC trước đó, N – số bit.
Ví dụ: ADC 1108 PV2 tích hợp có tất cả các thành phần trên chip: DAC, nguồn điện áp tham chiếu, thanh ghi xấp xỉ liên tiếp, bộ tạo xung nhịp, bộ so sánh. N = 12, thời gian chuyển đổi tối thiểu - 2 µs.
DAC có chuyển đổi xung thời gian (phương pháp mã hóa tuyến tính).
Một ADC thuộc loại này sử dụng việc chuyển đổi điện áp đo được thành một khoảng thời gian tỷ lệ thuận với nó, chứa đầy các xung có tần số tham chiếu. Khoảng thời gian này được hình thành bởi bộ tạo điện áp răng cưa (RVG) và bộ so sánh. Số xung được coi là bộ đếm xác định mã đầu ra ADC.
Hiệu suất của mạch như vậy cao hơn so với DAC có điện áp răng cưa bậc thang, vì nó không có DAC và được xác định bởi hiệu suất của bộ so sánh và bộ đếm. Thời gian tắt của bộ so sánh được chọn tùy thuộc vào tình trạng quá kích thích gây ra sai số cần thiết khi so sánh tín hiệu đầu vào và điện áp răng cưa.
Để giảm lỗi, bộ tạo tần số tham chiếu và GPG phải ổn định lẫn nhau.
ADC được mô tả: N = 10, bào thai = 100 MHz, t chuyển đổi. = 10 µgiây.
ADC tích hợp đẩy-kéo.
Nhược điểm của các ADC tuần tự được thảo luận ở trên là khả năng chống nhiễu tương đối thấp, làm hạn chế độ phân giải của chúng. Việc tăng số lượng bit có liên quan đến việc sử dụng các DAC có độ chính xác cao, khiến việc sản xuất các ADC như vậy trở nên đắt đỏ hơn.
Nguyên tắc tích hợp kép trong ADC cho phép loại bỏ phần lớn những thiếu sót này. Toàn bộ chu trình hoạt động của nó bao gồm hai chu kỳ. Đầu tiên, điện áp đầu vào được tích hợp bằng bộ tích hợp tương tự trong khoảng thời gian cố định T0. Khoảng thời gian này được hình thành bởi một bộ đếm, đầu vào của nó nhận các xung từ máy phát có tần số fsch.
Khoảng thời gian T0 bằng:
Т0 = Nmax ∙ tсч
Ở đây tcount = 1/fc là chu kỳ tần số của bộ tạo xung nhịp, Nmax là công suất bộ đếm tối đa, xác định độ phân giải của ADC.
Điện tích trên tụ C khi đó sẽ bằng:
Trong chu kỳ thứ hai, tụ điện được phóng điện từ nguồn điện áp tham chiếu Vref. Cực tính của điện áp tham chiếu ngược với cực tính của tín hiệu đầu vào nên điện áp trên tụ C bắt đầu giảm. Bộ đếm đếm xung máy phát tại thời điểm này tần số đồng hồ fcount, bắt đầu từ trạng thái số 0. Tại thời điểm khi bộ so sánh đi qua số 0, việc đếm dừng lại và số được ghi vào thanh ghi đầu ra. Điện tích q2 làm phóng điện của tụ điện bằng.
Bộ chuyển đổi kỹ thuật số sang tương tự có các đặc tính tĩnh và động.
Đặc tính tĩnh của DAC
Chủ yếu đặc tính tĩnh DAC là:
· nghị quyết;
· tính phi tuyến;
· phi tuyến vi phân;
· sự đơn điệu;
· hệ số chuyển đổi;
· sai số tuyệt đối toàn thang đo;
· sai số toàn thang tương đối;
· độ lệch bằng không;
lỗi tuyệt đối
Nghị quyết – đây là mức tăng của U OUT khi chuyển đổi các giá trị liền kề Dj, tức là. khác nhau một đơn vị có ý nghĩa nhỏ nhất (EMP). Sự gia tăng này là bước lượng tử hóa. Đối với mã chuyển đổi nhị phân, giá trị danh nghĩa của bước lượng tử hóa là
h = U PS /(2 N – 1),
trong đó U PN là điện áp đầu ra tối đa danh nghĩa của DAC (điện áp toàn thang đo), N là công suất bit của DAC. Độ sâu bit của bộ chuyển đổi càng cao thì độ phân giải của nó càng cao.
Lỗi toàn diện – sự khác biệt tương đối giữa giá trị thực và giá trị lý tưởng của giới hạn thang chuyển đổi trong trường hợp không có độ lệch bằng 0, tức là
Nó là thành phần nhân của tổng sai số. Đôi khi được biểu thị bằng số EMP tương ứng.
Lỗi bù bằng 0 – giá trị của U OUT khi mã đầu vào DAC bằng 0. Nó là một thành phần phụ của tổng sai số. Thường được biểu thị bằng milivolt hoặc dưới dạng phần trăm của thang đo đầy đủ:
Tính phi tuyến – độ lệch tối đa đặc điểm thực tế phép biến đổi U OUT (D) từ mức tối ưu (Hình 5.2, dòng 2). Đặc tính tối ưu được tìm thấy theo kinh nghiệm để giảm thiểu giá trị của sai số phi tuyến. Tính phi tuyến thường được xác định theo đơn vị tương đối, nhưng trong dữ liệu tham chiếu nó cũng được đưa ra trong EMP. Đối với các đặc điểm thể hiện trong hình. 5.2,
Phi tuyến vi phân – sự thay đổi lớn nhất (có tính đến dấu) của độ lệch của đặc tính biến đổi thực tế U OUT (D) so với đặc tính tối ưu khi chuyển từ một giá trị của mã đầu vào sang một giá trị liền kề khác. Thường được xác định theo đơn vị tương đối hoặc trong EMP. Đối với các đặc điểm thể hiện trong hình. 5.2,
Giọng bằng bằng đặc tính chuyển đổi - tăng (giảm) điện áp đầu ra DAC (U OUT) khi tăng (giảm) mã đầu vào D. Nếu độ phi tuyến vi phân lớn hơn bước lượng tử hóa tương đối h/U PN thì đặc tính của bộ chuyển đổi là không đơn điệu.
Sự không ổn định nhiệt độ của DAC được đặc trưng bởi hệ số nhiệt độ lỗi toàn thang đo và lỗi bù bằng 0.
Có thể sửa lỗi toàn bộ thang đo và lỗi bằng 0 bằng cách hiệu chuẩn (điều chỉnh). Lỗi phi tuyến tính bằng những cách đơn giản không thể loại bỏ được.
Đặc tính động của DAC
ĐẾN đặc tính động là DAC bao gồm thời gian giải quyết và thời gian chuyển đổi.
Với sự gia tăng tuần tự các giá trị của đầu vào tín hiệu kĩ thuật số D(t) từ 0 đến (2 N – 1) qua chữ số có nghĩa nhỏ nhất, tín hiệu đầu ra U OUT (t) tạo thành một đường cong có bậc. Sự phụ thuộc này thường được gọi là đặc tính chuyển đổi DAC. Trong trường hợp không có lỗi phần cứng, điểm giữa của các bước nằm trên đường thẳng lý tưởng 1 (xem Hình 5.2), tương ứng với đặc tính chuyển đổi lý tưởng. Đặc tính biến đổi thực tế có thể khác biệt đáng kể so với đặc tính lý tưởng về kích thước và hình dạng của các bước cũng như vị trí của chúng trên mặt phẳng tọa độ. Để định lượng những khác biệt này, có toàn bộ dòng thông số.
Các thông số động của DAC được xác định bởi sự thay đổi tín hiệu đầu ra khi thay đổi đột ngột mã đầu vào, thường là từ giá trị “tất cả số không” đến “tất cả số một” (Hình 5.3).
Cài đặt thời gian
– khoảng thời gian kể từ thời điểm phản bội
mã đầu vào (Hình 5.3, t = 0) cho đến lần cuối cùng thỏa mãn đẳng thức:
|U OUT – U ПШ | = d/2,
với d/2 thường tương ứng với EMP.
Tốc độ quay – tốc độ tối đa những thay đổi trong U OUT (t) trong quá trình nhất thời. Được xác định là tỷ lệ tăng D U OUT đến thời điểm Dt trong đó sự gia tăng này xảy ra. Thường được chỉ định ở đặc điểm kỹ thuật ah DAC có tín hiệu đầu ra ở dạng điện áp. Đối với bộ chuyển đổi kỹ thuật số sang tương tự có đầu ra hiện tại, thông số này phần lớn phụ thuộc vào loại op-amp đầu ra.
Để nhân DAC với đầu ra điện áp, tần số khuếch đại đơn vị và băng thông công suất thường được chỉ định, điều này chủ yếu được xác định bởi các đặc tính của bộ khuếch đại đầu ra.
Hình 5.4 cho thấy hai phương pháp tuyến tính hóa, từ đó phương pháp tuyến tính hóa để thu được giá trị tối thiểu của D l, được hiển thị trong Hình. 5.4, b, cho phép giảm sai số D l xuống một nửa so với phương pháp tuyến tính hóa tại các điểm biên (Hình 5.4, a).
Đối với các bộ chuyển đổi kỹ thuật số sang tương tự có n chữ số nhị phân, trong trường hợp lý tưởng (trong trường hợp không có lỗi chuyển đổi), đầu ra tương tự U OUT tương ứng với đầu vào Số nhị phân theo cách sau:
U OUT = U OP (a 1 2 -1 + a 2 2 -2 +…+ a n 2 -n),
trong đó U OP là điện áp tham chiếu của DAC (từ nguồn tích hợp hoặc nguồn bên ngoài).
Vì ∑ 2 -i = 1 – 2 -n nên khi bật tất cả các bit, điện áp đầu ra của DAC bằng:
U OUT (a 1 …a n) = U OP (1 – 2 -n) = (U OP /2 n) (2 n – 1) = D (2 n – 1) = U PS,
trong đó U PN là điện áp toàn thang đo.
Vì vậy, khi tất cả các bit được bật, điện áp đầu ra chuyển đổi công nghệ ky thuật sô, trong trường hợp này tạo thành U PN, khác với giá trị của điện áp tham chiếu (U OP) bởi giá trị của chữ số có nghĩa nhỏ nhất của bộ chuyển đổi (D), được định nghĩa là
D = UOP /2n.
Khi bất kỳ bit thứ i nào được bật, điện áp đầu ra của DAC sẽ được xác định từ mối quan hệ:
U OUT /a i = U OP 2 -i .
Bộ chuyển đổi kỹ thuật số sang tương tự chuyển đổi mã nhị phân kỹ thuật số Q 4 Q 3 Q 2 Q 1 thành giá trị tương tự, thường là điện áp U OUT. hoặc hiện tại I OUT. Mỗi cấp bậc mã nhị phân có trọng số nhất định của chữ số thứ i lớn gấp đôi trọng số của chữ số thứ (i-1). Hoạt động của DAC có thể được mô tả bằng công thức sau:
U OUT = e (Q 1 1 + Q 2 2 + Q 3 4 + Q 4 8 +…),
trong đó e là điện áp tương ứng với trọng số của chữ số có nghĩa nhỏ nhất, Q i là giá trị chữ số thứ i của mã nhị phân (0 hoặc 1).
Ví dụ: số 1001 tương ứng với:
U OUT = e (1· 1 + 0 · 2 + 0 · 4 + 1 · = 9 · e,
và số 1100 tương ứng
U OUT = e (0· 1 + 0 · 2 + 1 · 4 + 1 · = 12 · đ.
Những khó khăn đáng kể nảy sinh khi giảm sai số ngẫu nhiên khi đo một đại lượng thay đổi theo thời gian. Đồng thời, để có được dự đoán tốt nhất của giá trị đo được, quy trình lọc sẽ được áp dụng. Tùy thuộc vào loại biến đổi được sử dụng, lọc tuyến tính và phi tuyến được phân biệt, trong đó việc thực hiện các quy trình riêng lẻ có thể được thực hiện cả trong phần cứng và phần mềm.
Bộ lọc có thể được sử dụng không chỉ để triệt tiêu nhiễu gây ra trên các mạch truyền đầu vào tín hiệu tương tự và, nếu cần, để giới hạn phổ của tín hiệu đầu vào và khôi phục phổ của tín hiệu đầu ra (điều này đã được thảo luận trước đó). Nếu cần, có thể sử dụng các bộ lọc có tần số cắt có thể điều chỉnh được.
Ứng dụng tự động sửa lỗi hệ thống có thể được coi là việc điều chỉnh kênh theo trạng thái của chính nó. Ứng dụng hiện đại cơ sở nguyên tố ngày nay cho phép triển khai các mạch đầu vào thích ứng với các đặc tính của tín hiệu đầu vào, đặc biệt là dải động của nó. Để thích ứng như vậy, cần có bộ khuếch đại đầu vào có mức tăng được kiểm soát. Nếu dựa trên kết quả của các phép đo trước đó, có thể xác định rằng dải động của tín hiệu nhỏ so với dải động của tín hiệu đầu vào ADC thì độ lợi của bộ khuếch đại sẽ tăng lên cho đến khi dải động của tín hiệu tương ứng với phạm vi hoạt động của ADC Bằng cách này, có thể giảm thiểu lỗi lấy mẫu tín hiệu và do đó tăng độ chính xác của phép đo. Sự thay đổi mức tăng tín hiệu ở đầu vào được tính đến trong phần mềm khi xử lý kết quả đo bằng bộ điều khiển kỹ thuật số.
Tiêu chí đánh giá sự phù hợp phạm vi năng động tín hiệu và phạm vi hoạt động của ADC sẽ được thảo luận thêm; các phương pháp điều chỉnh kênh đầu vào phù hợp với đặc tính tần số của tín hiệu đầu vào cũng sẽ được xem xét.
2.4. Thiết bị lấy mẫu và giữ
Khi thu thập thông tin và chuyển đổi thông tin sau đó, thường cần phải cố định giá trị của tín hiệu tương tự trong một khoảng thời gian nhất định. Với mục đích này, các thiết bị lấy mẫu và lưu trữ (SSD) được sử dụng. Một tên khác cho các thiết bị như vậy là thiết bị lưu trữ analog (AMD). Công việc của họ được thực hiện theo hai chế độ. Ở chế độ lấy mẫu (theo dõi), chúng phải lặp lại tín hiệu tương tự đầu vào ở đầu ra và ở chế độ lưu trữ, chúng phải lưu trữ và xuất ra đầu ra của mình điện áp đầu vào cuối cùng trước thời điểm thiết bị chuyển sang chế độ này.
Trong trường hợp đơn giản nhất, khi xây dựng UVH, để thực hiện các thao tác này chúng ta chỉ cần một tụ điện VỚI XP và chìa khóa S(Hình 2.12. MỘT). Khi đóng công tắc, điện áp trên tụ và ở đầu ra của UVH sẽ lặp lại đầu vào. Khi chìa khóa được mở, điện áp trên tụ điện, giá trị của nó sẽ bằng điện áp đầu vào tại thời điểm chìa khóa được mở, sẽ được lưu trữ trên đó và truyền đến đầu ra của UVH.
https://pandia.ru/text/78/077/images/image030_18.jpg" width="457" Height="428 src=">
Cơm. 2.12. Sơ đồ chức năng của UVH ( MỘT) và sơ đồ thời gian hoạt động của nó ( b)
Rõ ràng là khi triển khai thực tế Mức điện áp trên tụ ở chế độ lưu trữ sẽ không đổi (Hình 2.12. b) do nó phóng điện bằng dòng điện vào tải và phóng điện do dòng điện rò của chính nó. Để điện áp tụ điện duy trì ở mức chấp nhận được càng lâu càng tốt ở đầu ra UVH, một bộ lặp được lắp đặt trên op-amp ( D.A. 1 trong hình. 2.12. MỘT). Như bạn đã biết, bộ lặp có trở kháng đầu vào cao. Điều này “tách” mạch tụ điện và mạch tải về điện trở và làm giảm đáng kể sự phóng điện của tụ điện qua tải. Để giảm dòng điện rò rỉ của chính mình, bạn cần chọn một tụ điện có chất điện môi chất lượng cao. Và tất nhiên, để điện áp trên tụ được giữ không đổi càng lâu thì cần phải lấy điện dung càng lớn càng tốt.
Khi chuyển UVH từ chế độ lưu trữ sang chế độ theo dõi, điện áp trên tụ sẽ không đạt ngay mức điện áp đầu vào hiện tại (Hình 2.12. b). Thời gian để điều này xảy ra sẽ được xác định bằng thời gian để tụ điện tích điện - thời gian này được gọi là thời gian thu nhận hoặc thời gian lấy mẫu. Tụ điện sẽ sạc càng nhanh thì dòng điện tích của nó càng lớn. Để dòng điện này không bị giới hạn bởi điện trở đầu ra của giai đoạn trước, một bộ lặp cũng được lắp đặt ở đầu vào của UVH tại op-amp ( D.A. 2 trong hình. 2.12. MỘT). TRONG trong trường hợp nàyĐặc tính của bộ lặp có trở kháng đầu ra thấp được sử dụng. Tụ điện sẽ sạc càng nhanh thì công suất của nó càng nhỏ. Như vậy, điều kiện chọn giá trị điện dung của tụ để UVH hoạt động tối ưu trong chế độ khác nhau mâu thuẫn nhau - điện dung của tụ điện phải được chọn mỗi lần dựa trên các yêu cầu cụ thể trong suốt thời gian của các chế độ hoạt động của nó.
Tín hiệu đầu vào điều khiển tải điện dung. Do đó, để chế tạo nó, các bộ khuếch đại hoạt động ổn định ở mức tăng thống nhất và tải điện dung lớn được sử dụng.
Khi sử dụng UVH trong ADC, theo quy luật, thời gian lưu trữ không dài hơn nhiều so với thời gian chuyển đổi của ADC. Trong trường hợp này, giá trị tụ điện được chọn sao cho đạt được thời điểm tốt nhất thu được với điều kiện là điện áp rơi trong một lần chuyển đổi không vượt quá giá trị của chữ số có nghĩa nhỏ nhất của ADC.
Vì tổn thất điện môi trong tụ điện lưu trữ là một trong những nguyên nhân gây ra lỗi nên tốt nhất nên chọn tụ điện có chất điện môi làm bằng polypropylen, polystyren và Teflon. Tụ mica và polycarbonate vốn đã có những đặc tính rất tầm thường. Và bạn hoàn toàn không nên sử dụng tụ gốm.
Các đặc tính chính xác của UVH bao gồm điện áp bù 0, thường không vượt quá 5 mV (nếu op-amp có bóng bán dẫn lưỡng cựcở lối vào; op amp với bóng bán dẫn hiệu ứng trườngở đầu vào, có độ lệch 0 đáng kể hơn) và độ lệch của điện áp cố định ở công suất nhất định của tụ lưu trữ (đối với các UVH khác nhau từ 10-3 đến 10-1 V/s được chuẩn hóa ở điện dung VỚI XP = 1.000 pF). Lượng trôi dạt có thể được giảm bằng cách tăng điện dung VỚI Nhân sự. Tuy nhiên, điều này làm suy giảm đặc tính động của mạch.
Các đặc tính động của UVH bao gồm: thời gian lấy mẫu, cho biết quá trình sạc một tụ điện lưu trữ với mức dung sai nhất định kéo dài bao lâu, trong những điều kiện bất lợi nhất; và độ trễ khẩu độ - khoảng thời gian tính từ thời điểm điện áp điều khiển bị loại bỏ cho đến khi phím khóa thực sự.
Có nhiều mạch tích hợp lấy mẫu-lưu trữ, có đặc điểm tốt. Một số mạch bao gồm một tụ điện lưu trữ bên trong và bảo hành thời gian tối đa các mẫu có kích thước hàng chục hoặc hàng trăm nano giây với độ chính xác 0,01% đối với tín hiệu 10 V. Giá trị độ trễ khẩu độ cho các UVH phổ biến không vượt quá 100 ns. Nếu cần hiệu suất cao hơn, có thể sử dụng UVH lai và mô-đun.
Như một ví dụ về cấu trúc thực tế của UVH trong Hình. 2.13 được cho sơ đồ chức năng BIS K1100SK2 (LF398). Mạch có một cực âm chung nhận xét, bao phủ toàn bộ mạch - từ đầu ra bộ lặp đến hoạt động khuếch đại D.A. 2 đến đầu vào bộ lặp trên bộ khuếch đại D.A. 1.
Hẹn hò" href="/text/category/datirovaniye/" rel="bookmark">hẹn hò với số đọc ADC khi đo tín hiệu thay đổi, trong đa kênh hệ thống đo lườngđể thu thập dữ liệu đồng thời từ cảm biến khác nhau, loại bỏ phát xạ tần số cao trong tín hiệu đầu ra DAC khi thay đổi mã. Những ứng dụng này và các ứng dụng khác của UVC sẽ được thảo luận chi tiết hơn trong tài liệu tiếp theo.
3. BỘ CHUYỂN ĐỔI KỸ THUẬT SỐ SANG ANALOG
3.1 Phương pháp thực hiện chung
Bộ chuyển đổi kỹ thuật số sang tương tự (DAC) là thiết bị được sử dụng để chuyển đổi mã kỹ thuật số thành tín hiệu tương tự có cường độ tỷ lệ thuận với giá trị của mã.
DAC được sử dụng rộng rãi để ghép nối các hệ thống điều khiển số với bộ truyền động và các cơ chế được điều khiển bởi mức tín hiệu tương tự, như các thành phần các thiết bị và bộ chuyển đổi tương tự sang số phức tạp hơn.
Trong thực tế, DAC chủ yếu được sử dụng để chuyển đổi mã nhị phân, vì vậy chúng ta sẽ chỉ thảo luận thêm về các DAC đó.
Trước hết, bất kỳ DAC nào đều được đặc trưng bởi chức năng chuyển đổi của nó, kết nối sự thay đổi giá trị đầu vào (mã kỹ thuật số) với sự thay đổi giá trị đầu ra (điện áp hoặc dòng điện). 3.1.
Cơm. 3.1. Hàm chuyển đổi (đặc tính truyền) của DAC
Về mặt phân tích, hàm chuyển đổi DAC có thể được biểu diễn như sau (đối với trường hợp tín hiệu đầu ra được biểu thị bằng điện áp):
bạn NGOÀI = ( bạn TỐI ĐA / N TỐI ĐA) N VX, ở đâu
bạn OUT – giá trị điện áp đầu ra tương ứng với mã kỹ thuật số N VX được cung cấp cho đầu vào DAC.
bạn MAX – điện áp đầu ra tối đa tương ứng với mã tối đa được áp dụng cho đầu vào N TỐI ĐA.
Kích cỡ ĐẾN DAC được xác định bởi tỷ lệ bạn TỐI ĐA/ N MAX được gọi là tỷ lệ chuyển đổi kỹ thuật số sang tương tự. Tính cố định của nó đối với toàn bộ phạm vi thay đổi của các đối số xác định tỷ lệ giữa những thay đổi trong giá trị của tín hiệu tương tự đầu ra với những thay đổi tương ứng trong giá trị của mã đầu vào. Đó là lý do tại sao, mặc dù tính chất từng bước của đặc tính liên quan đến sự thay đổi rời rạc trong giá trị đầu vào (mã kỹ thuật số), người ta tin rằng DAC là bộ chuyển đổi tuyến tính.
Nếu giá trị N VX có thể được biểu diễn thông qua các giá trị trọng số của các bit của nó, hàm chuyển đổi DAC có thể được biểu diễn như sau:
bạn OUT = DAC, trong đó
Tôi– số chữ số của mã đầu vào N VX;
MỘT Tôi đánh giá Tôi chữ số thứ (không hoặc một);
bạn tôi nặng Tôi-loại thứ;
N– số bit của mã đầu vào (số bit của DAC).
Phương pháp ghi lại chức năng chuyển đổi này phần lớn phản ánh nguyên tắc hoạt động của hầu hết các DAC, về cơ bản bao gồm tổng các phần của một giá trị đầu ra analog (tổng các số đo analog), mỗi phần tỷ lệ với trọng số của chữ số tương ứng.
Nói chung, theo phương pháp xây dựng, DAC được phân biệt bằng tổng các dòng điện có trọng số, với tổng có trọng số của các điện áp và dựa trên bộ chia điện áp được điều khiển bằng mã.
Khi xây dựng DAC dựa trên tổng trọng số của dòng điện phù hợp với giá trị các bit của mã đầu vào N Các tín hiệu VX từ các bộ tạo dòng điện được tổng hợp và tín hiệu đầu ra được biểu thị bằng dòng điện. Cấu trúc của DAC 4-bit sử dụng nguyên lý này được minh họa trong hình 2. 3.2. Các giá trị của dòng điện của bộ tạo được chọn tỷ lệ thuận với trọng số của các bit của mã nhị phân, tức là nếu giá trị hiện tại của bộ tạo dòng nhỏ nhất tương ứng với bit có trọng số nhỏ nhất của mã đầu vào bằng TÔI, thì giá trị của mỗi giá trị tiếp theo phải lớn gấp đôi giá trị trước đó - 2 TÔI, 4TÔI, 8TÔI. Mọi Tôi chữ số thứ của mã đầu vào NĐiều khiển VX Tôi-chìa khóa thứ S Tôi. Nếu như Tôi chữ số thứ bằng 1 thì công tắc tương ứng được đóng lại và sau đó là dòng điện của máy phát, giá trị hiện tại của nó tỷ lệ thuận với trọng lượng của nó. Tôi loại thứ, tham gia vào việc hình thành dòng điện đầu ra của bộ chuyển đổi. Vì vậy, hóa ra dòng điện đầu ra là TÔIN VH.
Cơm. 3.2. Xây dựng DAC dựa trên tổng trọng số của dòng điện
N S 1, S 2 và S 4 trong sơ đồ trong hình. 3.2 sẽ bị đóng và chìa khóa S 3 – mở. Như vậy dòng điện bằng TÔI, 2TÔI và 8 TÔI. Tổng cộng chúng sẽ tạo thành dòng điện đầu ra TÔILỐI RA = 11TÔI, tức là giá trị của dòng điện đầu ra TÔI N VX = 11.
Khi xây dựng DAC dựa trên tổng trọng số của các điện áp phù hợp với giá trị các bit của mã đầu vào N Tín hiệu đầu ra I/O của DAC được hình thành từ các giá trị của các bộ tạo điện áp và được biểu thị bằng điện áp. Cấu trúc của DAC 4-bit sử dụng nguyên lý này được minh họa trong hình 2. 3.3. Các giá trị của các bộ tạo điện áp được đặt theo luật phân phối nhị phân - tỷ lệ thuận với trọng số các bit của mã nhị phân ( E, 2E, 4E và 8 E). Nếu như Tôi chữ số thứ của mã đầu vào N BX bằng 1 thì công tắc tương ứng phải mở và một máy phát điện áp có giá trị điện áp tỷ lệ thuận với trọng lượng của công tắc này Tôi-loại thứ, tham gia vào việc hình thành điện áp đầu ra bạn bộ chuyển đổi OUT. Vì vậy, hóa ra điện áp đầu ra là bạn DAC OUTPUT tỷ lệ thuận với kích thước mã đầu vào N VH.
Cơm. 3.3. Xây dựng DAC dựa trên tổng các điện áp có trọng số
Ví dụ: nếu giá trị mã đầu vào N BX bằng mười một, tức là ở dạng nhị phân, nó được biểu diễn dưới dạng (1011), sau đó các phím được điều khiển bởi các bit tương ứng S 1, S 2 và S 4 trong sơ đồ trong hình. 3.3 sẽ được mở và chìa khóa S 3 – đóng cửa. Vì vậy, điện áp bằng E, 2E và 8 E. Tổng cộng chúng sẽ tạo thành điện áp đầu ra bạn NGOÀI = 11 TÔI, tức là giá trị của điện áp đầu ra bạn OUT sẽ tỷ lệ thuận với giá trị của mã đầu vào N VX = 11.
Trong trường hợp sau, DAC được triển khai như một bộ chia điện áp được điều khiển bằng mã (Hình 3.4).
Cơm. 3.4. Xây dựng DAC dựa trên bộ chia điện áp điều khiển bằng mã
Bộ chia điều khiển bằng mã bao gồm hai cánh tay. Nếu độ rộng bit của DAC được triển khai bằng N, thì số điện trở ở mỗi nhánh là 2 N. Điện trở của mỗi nhánh của dải phân cách được thay đổi bằng cách sử dụng phím S. Các phím được điều khiển bởi mã đơn nhất đầu ra của bộ giải mã DC, và các phím của một cánh tay được điều khiển trực tiếp bởi nó, trong khi các phím khác được điều khiển thông qua bộ biến tần. Mã đầu ra của bộ giải mã chứa số đơn vị bằng giá trị của mã đầu vào N VH. Không khó hiểu khi hệ số chia của phép chia sẽ luôn tỷ lệ thuận với giá trị của mã đầu vào N VH.
Hai phương pháp cuối cùng không được sử dụng rộng rãi do những khó khăn thực tế khi thực hiện. Đối với cấu trúc DAC có tổng các điện áp có trọng số, không thể triển khai các bộ tạo điện áp cho phép đoản mạch ở đầu ra, cũng như các công tắc không có điện áp dư ở trạng thái đóng. Trong cấu trúc DAC dựa trên bộ chia được điều khiển bằng mã, mỗi nhánh trong số hai nhánh chia bao gồm rất nhiều số lượng lớnđiện trở (2 N), bao gồm cùng số lượng khóa để quản lý chúng và bộ giải mã lớn. Do đó, với cách tiếp cận này, việc triển khai DAC trở nên rất cồng kềnh. Vì vậy, cấu trúc chính được sử dụng trong thực tế là cấu trúc DAC tổng theo trọng số dòng điện.
3.2 DAC với tổng dòng điện có trọng số
Chúng ta hãy xem xét việc xây dựng một DAC đơn giản với tổng các dòng điện có trọng số. Trong trường hợp đơn giản nhất, một DAC như vậy bao gồm một ma trận điện trở và một bộ công tắc (Hình 3.5).
Cơm. 3.5. Triển khai DAC ma trận điện trở
Số lượng khóa và số điện trở trong ma trận bằng số bit N mã đầu vào N VH. Các giá trị điện trở được chọn tỷ lệ thuận với trọng số của mã nhị phân, tức là tỷ lệ thuận với các giá trị của chuỗi 2i,Tôi = 1… N. Khi một nguồn điện áp được kết nối với một nút chung của ma trận và các phím được đóng lại, dòng điện sẽ chạy qua từng điện trở. Các giá trị hiện tại của các điện trở, nhờ lựa chọn giá trị phù hợp, sẽ được phân phối theo luật nhị phân, tức là tỷ lệ thuận với trọng số của các bit của mã nhị phân. Khi gửi mã nhập cảnh N Các phím VX được bật theo giá trị của các bit tương ứng của mã đầu vào. Khóa được đóng nếu bit tương ứng bằng 1. Trong trường hợp này, trong nút hiện tại, các dòng điện được tổng hợp, tỷ lệ thuận với trọng số của các bit này và cường độ của dòng điện chạy từ toàn bộ nút sẽ tỷ lệ thuận với giá trị của mã đầu vào. N VH.
Trong cấu trúc như vậy có hai nút đầu ra. Tùy thuộc vào giá trị của các bit của mã đầu vào, các khóa tương ứng được kết nối với nút được kết nối với đầu ra của thiết bị hoặc với nút khác, nút này thường được nối đất nhất. Trong trường hợp này, dòng điện chạy liên tục qua từng điện trở của ma trận, bất kể vị trí của công tắc và lượng dòng điện tiêu thụ từ nguồn điện áp tham chiếu là không đổi.
Cơm. 3.6. Triển khai DAC dựa trên ma trận điện trở và với các công tắc
Nhược điểm chung của cả hai cấu trúc được xem xét là tỷ lệ lớn giữa giá trị nhỏ nhất và lớn nhất của điện trở ma trận. Đồng thời, mặc dù sự khác biệt lớnđịnh mức điện trở, cần phải đảm bảo sai số lắp tuyệt đối giống nhau cho cả định mức điện trở lớn nhất và nhỏ nhất. Tức là độ chính xác tương đối của việc lắp điện trở lớn phải rất cao. Trong thiết kế DAC tích hợp có số bit lớn hơn 10, điều này khá khó đạt được.
Các cấu trúc dựa trên vật liệu điện trở không có tất cả những nhược điểm này. R- 2R ma trận (Hình 3.7).
Cơm. 3.7. Triển khai dựa trên DAC R-2R ma trận điện trở
và với các phím chuyển đổi
Bạn có thể xác minh rằng với cách xây dựng ma trận điện trở này, dòng điện trong mỗi nhánh song song tiếp theo nhỏ hơn hai lần so với nhánh trước, tức là giá trị của chúng được phân phối theo luật nhị phân. Sự hiện diện trong ma trận chỉ có hai giá trị điện trở, khác nhau theo hệ số hai, giúp điều chỉnh giá trị của chúng khá đơn giản mà không yêu cầu cao về độ chính xác tương đối của việc điều chỉnh.
3.3 Thông số và lỗi DAC
Hệ thống đặc tính điện của DAC, phản ánh đặc điểm cấu trúc và hoạt động của chúng, kết hợp hơn một chục tham số. Dưới đây là những cái chính, được khuyến nghị đưa vào tài liệu quy định và kỹ thuật vì chúng mô tả phổ biến nhất và đầy đủ nhất hoạt động của bộ chuyển đổi ở chế độ tĩnh và động.
1. Number bit – số bit của mã đầu vào.
2. Hệ số chuyển đổi - tỷ lệ giữa mức tăng tín hiệu đầu ra và mức tăng tín hiệu đầu vào cho hàm tuyến tính những biến đổi.
3. Thời gian thiết lập điện áp đầu ra hoặc dòng điện - khoảng thời gian kể từ thời điểm thay đổi nhất định mã ở đầu vào DAC cho đến thời điểm tại đó điện áp hoặc dòng điện đầu ra cuối cùng đi vào vùng có chiều rộng bằng trọng số của bit có ý nghĩa nhỏ nhất (LSB), nằm đối xứng so với giá trị trạng thái ổn định. Trong bộ lễ phục. Hình 3.8 thể hiện hàm chuyển tiếp của DAC, thể hiện sự thay đổi tín hiệu đầu ra của DAC theo thời gian khi mã thay đổi. Ngoài thời điểm thành lập, nó còn có đặc điểm khác thông số động DAC - mức độ vọt lố của tín hiệu đầu ra, mức độ giảm chấn, tần số vòng của quá trình xử lý, v.v. Khi xác định các đặc tính của một DAC cụ thể, đặc tính này sẽ bị loại bỏ khi thay đổi mã từ giá trị 0 bằng một mã bằng một nửa giá trị lớn nhất của nó.
4. Tần số chuyển đổi tối đa – tần số lấy mẫu cao nhất mà tại đó các tham số được chỉ định tuân thủ các tiêu chuẩn đã thiết lập.
Có các thông số khác đặc trưng cho hiệu suất của DAC và các tính năng hoạt động của nó. Chúng bao gồm: điện áp đầu vào thấp và cấp độ cao, dòng điện rò rỉ đầu ra, dòng điện tiêu thụ, điện áp đầu ra hoặc phạm vi dòng điện, hệ số ảnh hưởng đến sự mất ổn định của nguồn điện và các yếu tố khác.
Các thông số quan trọng nhất đối với DAC là những thông số xác định đặc tính độ chính xác của nó, được xác định bằng các lỗi được chuẩn hóa theo cường độ.
Cơm. 3.8. Xác định thời gian ổn định của tín hiệu đầu ra DAC
Trước hết cần phân biệt rõ ràng lỗi tĩnh và độngĐẮC. Lỗi tĩnh là các lỗi còn sót lại sau khi hoàn thành tất cả các quá trình nhất thời liên quan đến việc thay đổi mã đầu vào. Lỗi động được xác định bởi các quá trình nhất thời ở đầu ra của DAC hoặc các thành phần thành phần của nó phát sinh do thay đổi mã đầu vào.
Các loại lỗi DAC tĩnh chính được xác định như sau.
Lỗi chuyển đổi tuyệt đối tại điểm cuối của thang đo- độ lệch của giá trị điện áp (dòng điện) đầu ra so với giá trị danh nghĩa tương ứng với điểm cuối của thang đo hàm chuyển đổi. Đối với DAC hoạt động với nguồn bên ngoàiđiện áp tham chiếu được xác định mà không tính đến sai số do nguồn này gây ra. Được đo bằng đơn vị chữ số có nghĩa nhỏ nhất của chuyển đổi.
Điện áp bù bằng khôngở đầu ra – điện áp ở đầu ra của DAC với mã đầu vào bằng 0. Đo bằng đơn vị bậc thấp. Xác định độ dịch chuyển song song của hàm biến đổi thực tế và không gây ra tính phi tuyến. Đây là một lỗi bổ sung.
Lỗi hệ số chuyển đổi(tỷ lệ) – lỗi nhân liên quan đến độ lệch độ dốc của hàm biến đổi so với yêu cầu.
DAC phi tuyến tính- độ lệch của hàm biến đổi thực tế so với đường thẳng xác định. Yêu cầu chính đối với DAC theo quan điểm này là tính đơn điệu bắt buộc của đặc tính, xác định sự tương ứng rõ ràng giữa tín hiệu đầu ra và đầu vào của bộ chuyển đổi. Về mặt hình thức, yêu cầu về tính đơn điệu là sự không đổi của dấu đặc trưng của đạo hàm trong toàn bộ vùng làm việc.
Lỗi phi tuyến tính trong trường hợp chung chia thành hai loại - tích phân và vi phân.
Lỗi phi tuyến tích phân- độ lệch tối đa của đặc tính thực tế so với đặc tính lý tưởng. Trong thực tế, điều này xem xét hàm biến đổi trung bình. Lỗi này được xác định bằng tỷ lệ phần trăm của phạm vi cuối cùng của giá trị đầu ra. Tính phi tuyến tích phân phát sinh do các hiệu ứng phi tuyến khác nhau ảnh hưởng đến hoạt động của toàn bộ bộ biến đổi. Chúng được thể hiện rõ ràng nhất trong thiết kế tích hợp của bộ chuyển đổi. Ví dụ: nó có thể được liên kết với các mức gia nhiệt khác nhau trong LSI của một số điện trở phi tuyến đối với các mã đầu vào khác nhau.
Lỗi phi tuyến vi sai- độ lệch của đặc tính thực tế so với đặc tính lý tưởng đối với các giá trị mã liền kề. Những lỗi này phản ánh những sai lệch không đơn điệu của các đặc tính thực tế so với các đặc tính lý tưởng. Để mô tả toàn bộ hàm biến đổi, độ phi tuyến vi phân cục bộ với giá trị tuyệt đối tối đa được chọn. Hạn mức giá trị chấp nhận được phi tuyến vi phân được biểu thị bằng đơn vị trọng số của chữ số có nghĩa nhỏ nhất.
Hãy xem xét nguyên nhân xuất hiện các lỗi vi sai và chúng ảnh hưởng như thế nào đến chức năng chuyển đổi DAC. Hãy tưởng tượng rằng tất cả trọng số của các bit trong DAC được đặt hoàn toàn chính xác, ngoại trừ trọng số của bit quan trọng nhất.
Nếu chúng ta xem xét trình tự của tất cả các kết hợp mã cho mã nhị phân có độ sâu bit nhất định, thì các mẫu hình thành mã nhị phân sẽ xác định, trong số những thứ khác, rằng trong các kết hợp mã tương ứng với các giá trị từ 0 đến một nửa thang đo đầy đủ (từ từ 0 đến một nửa giá trị mã tối đa), bit có nghĩa nhất luôn bằng 0 và trong các tổ hợp mã tương ứng với các giá trị từ một nửa thang đo đến giá trị đầy đủ của nó, chữ số có nghĩa nhất luôn bằng một. Do đó, khi áp dụng các mã tương ứng với nửa đầu của thang giá trị mã đầu vào cho DAC, trọng số của chữ số có nghĩa nhất không tham gia vào việc hình thành tín hiệu đầu ra và khi áp dụng các mã tương ứng với nửa sau thì đó là liên tục tham gia. Nhưng nếu trọng số của chữ số này được chỉ định có lỗi thì lỗi này cũng sẽ được phản ánh trong việc hình thành tín hiệu đầu ra. Sau đó, điều này sẽ được phản ánh trong chức năng chuyển đổi DAC, như trong Hình 2. 3.9. MỘT.
Cơm. 3.9. Ảnh hưởng của lỗi tham chiếu đến chức năng chuyển đổi DAC
trọng lượng của loại cao cấp.
Từ hình. 3.9. MỘT. Có thể thấy rằng đối với nửa đầu của các giá trị mã đầu vào, hàm chuyển đổi DAC thực tương ứng với giá trị lý tưởng và đối với nửa sau của các giá trị mã đầu vào, hàm chuyển đổi thực khác với hàm chuyển đổi lý tưởng một lượng. lỗi trong việc thiết lập trọng số của bit quan trọng nhất. Có thể đạt được việc giảm thiểu ảnh hưởng của lỗi này đến chức năng chuyển đổi DAC bằng cách chọn hệ số thang đo chuyển đổi sẽ giảm lỗi ở điểm cuối của thang chuyển đổi về 0 (Hình 3.9. b). Rõ ràng là các sai số vi phân được phân bố đối xứng so với điểm giữa của thang đo. Điều này đã xác định một tên khác cho chúng - lỗi kiểu đối xứng. Đồng thời, rõ ràng là sự hiện diện của lỗi như vậy sẽ quyết định hoạt động không đơn điệu của chức năng chuyển đổi DAC.
Trong bộ lễ phục. 3.10. MỘT. Nó cho thấy chức năng chuyển đổi DAC thực sẽ khác với chức năng lý tưởng như thế nào, với điều kiện là không có lỗi trong việc thiết lập trọng số của tất cả các chữ số ngoại trừ chữ số đứng trước chữ số quan trọng nhất. Cơm. 3.10. b. hiển thị hành vi của hàm biến đổi nếu thành phần tỷ lệ của sai số tổng được chọn (giảm về 0).
Đo lường" href="/text/category/metrologiya/" rel="bookmark">việc đạt được các chỉ số đo lường một cách toàn diện, sử dụng kỹ thuật công nghệ với nhiều phương pháp kết cấu khác nhau là hợp lý. Và khi sử dụng bộ chuyển đổi tích phân làm sẵn, phương pháp kết cấu là cách duy nhất cải thiện hơn nữa các đặc tính đo lường của hệ thống chuyển đổi.
Lỗi bù 0 và lỗi tỷ lệ có thể dễ dàng sửa ở đầu ra DAC. Để thực hiện điều này, một độ lệch không đổi được đưa vào tín hiệu đầu ra, bù cho độ lệch của đặc tính bộ chuyển đổi. Thang chuyển đổi yêu cầu được thiết lập bằng cách điều chỉnh bộ khuếch đại ở đầu ra của bộ chuyển đổi bộ khuếch đại hoặc bằng cách điều chỉnh giá trị của điện áp tham chiếu nếu DAC là hệ số nhân.
Chúng ta hãy nhìn vào chính Đặc điểm điện từ DAC và ADC. Chúng được chia thành tĩnh, xác định độ chính xác cuối cùng của chuyển đổi và động, đặc trưng cho hiệu suất của loại thiết bị này. Các đặc tính tĩnh của bộ chuyển đổi được xác định bởi loại đặc tính chuyển đổi, đặc tính này thiết lập sự tương ứng giữa các giá trị của đại lượng tương tự và mã kỹ thuật số. Chúng ta hãy xem xét kỹ hơn về họ.
Số bit (b) là số bit của mã phản ánh giá trị tương tự ban đầu, có thể được tạo ra ở đầu ra của ADC hoặc được cung cấp cho đầu vào của DAC. Khi sử dụng mã nhị phân, b đề cập đến logarit nhị phân của số lượng kết hợp mã tối đa (mức lượng tử hóa) ở đầu ra ADC hoặc đầu vào DAC.
Độ phân giải tuyệt đối - giá trị trung bình của sự thay đổi tối thiểu trong tín hiệu ở đầu ra DAC (α) hoặc sự thay đổi tối thiểu trong tín hiệu đầu vào của ADC (m), do mã của nó tăng hoặc giảm một.
Giá trị độ phân giải tuyệt đối là thước đo tất cả các đặc tính tĩnh chính của một loại thiết bị nhất định và thường được ký hiệu là EMP (đơn vị bậc thấp) hoặc đơn giản là MP (đơn vị bậc thấp).
Sai số chuyển đổi tuyệt đối tại điểm cuối của thang đo (δF s) là độ lệch của các giá trị thực cực đại của đầu vào đối với tín hiệu analog ADC (U IRN) và đầu ra đối với tín hiệu analog DAC (U ORN) so với các giá trị tương ứng với điểm cuối của đặc tính chuyển đổi lý tưởng (U IRNmax và U ORNmax). Liên quan đến ADC, sự hiện diện của δF s có nghĩa là mã đầu ra tối đa sẽ được tạo ra ở đầu ra của thiết bị có tín hiệu đầu vào (U input = U IRNmax – F S). Tương tự với DAC, chúng ta có thể nói rằng khi áp mã tối đa vào đầu vào, điện áp đầu ra của nó sẽ khác với U ORNmax một giá trị F S . Thông thường δF s được đo bằng EMP. Trong tài liệu kỹ thuật, δF s đôi khi được gọi là sai số nhân.
Điện áp bù 0 U 0 - đối với ADC - là điện áp (đầu vào U 0) phải được áp vào đầu vào của nó để có được mã đầu ra bằng 0. Đối với DAC, đây là điện áp có ở đầu ra của nó (U out0) khi mã 0 được áp vào đầu vào. Giá trị của U 0 thường được biểu thị bằng EMP.
Độ phi tuyến (δL) là độ lệch của đặc tính biến đổi thực tế so với đặc tính tuyến tính đã chỉ định. Những thứ kia. đây là sự khác biệt giữa điện áp thực tế tương ứng với giá trị mã đã chọn và điện áp phải tương ứng với mã này trong trường hợp đặc tính chuyển đổi lý tưởng của thiết bị. Đối với DAC, điện áp này được đo tương ứng với tâm của các bước có đặc tính được chỉ định. Là một đặc tính tuyến tính được chỉ định, sử dụng một đường thẳng được vẽ qua các điểm 0, U max hoặc một đường thẳng đảm bảo giảm thiểu δL, ví dụ: độ lệch chuẩn của tất cả các điểm so với đặc tính thực là tối thiểu. Giá trị của δL được đo bằng EMP (δL = δ’L/h) hoặc phần trăm (L = 100 · ‘L D max), trong đó δ’L - giá trị tuyệt đối tính phi tuyến. Tài liệu tham khảo thường chỉ định giá trị tối đa có thể có của δL .
Độ phi tuyến vi phân (δL D): Đây là độ lệch của bước lượng tử hóa thực tế δ'L D so với giá trị trung bình của nó (h). Giá trị của δ'L D được đo bằng EMP [δL D = (δ'L D -h)/h] hoặc dưới dạng phần trăm δL D = (δ'L D - h) tối đa 100/U.
Độ lớn của phi tuyến vi phân rõ ràng có liên quan đến khái niệm tính đơn điệu của đặc tính DAC và ADC. Nếu |δL D | > 1EMP, thì mức tăng của tín hiệu đầu ra tại một điểm nhất định của đặc tính có thể là dương hoặc âm. Trong trường hợp sau, đặc tính biến đổi không còn đơn điệu.
Hình 7.5. Đặc tính động của ADC và DAC
Các đặc tính động của DAC và ADC thường được đặc trưng bởi các tham số sau (Hình 7.5):
1) tần số tối đa chuyển đổi (f sma x) - tần số lấy mẫu cao nhất mà tại đó các tham số được chỉ định tương ứng với các tiêu chuẩn đã thiết lập;
2) thời gian thiết lập tín hiệu đầu ra (bộ t) - khoảng thời gian từ thời điểm thay đổi mã nhất định ở đầu vào DAC đến thời điểm tín hiệu tương tự đầu ra cuối cùng đi vào vùng có chiều rộng nhất định, được định vị đối xứng so với giá trị đã thiết lập (Hình 206). Thông thường chiều rộng của vùng này được đặt thành 1EMP. Thời gian t miệng được tính từ thời điểm tín hiệu đầu vào đạt giá trị bằng một nửa sai phân logic.
|U ra – U psh | =d/2
3) TỶ LỆ TĂNG – tốc độ thay đổi tối đa của U ra (t) trong quá trình chuyển tiếp. Nó được định nghĩa là tỷ lệ của mức tăng ΔUout với thời gian t trong đó mức tăng này xảy ra. Thường được quy định trong thông số kỹ thuật của DAC với tín hiệu điện áp đầu ra. Đối với DAC có đầu ra dòng điện, thông số này phần lớn phụ thuộc vào loại op-amp đầu ra.
Hầu hết tâm điểmĐiều đặc trưng của cả DAC và ADC là thực tế rằng đầu vào hoặc đầu ra của chúng là kỹ thuật số, nghĩa là tín hiệu tương tự được lấy mẫu theo mức. Thông thường, một từ N-bit được biểu diễn dưới dạng một trong 2N trạng thái có thể, do đó, DAC N-bit (có tham chiếu điện áp cố định) chỉ có thể có các giá trị tín hiệu tương tự 2N và ADC chỉ có thể xuất ra 2N giá trị mã nhị phân khác nhau. Tín hiệu tương tự có thể được biểu diễn dưới dạng điện áp hoặc dòng điện.
Độ phân giải của ADC hoặc DAC có thể được thể hiện bằng một số những cách khác: Trọng lượng LSB, ppm FS, milivolt (mV), v.v. Các thiết bị khác nhau (thậm chí từ cùng một nhà sản xuất chip) được định nghĩa khác nhau, do đó người dùng ADC và DAC phải có khả năng chuyển đổi các đặc tính khác nhau để so sánh các thiết bị một cách chính xác. Một số giá trị của bit ít quan trọng nhất (LSB) được đưa ra trong Bảng 1.
Bảng 1. Lượng tử hóa: Giá trị Bit quan trọng nhất (LSB)
| Nghị quyết khả năng N | 2N | Điện áp toàn thang 10V | trang/phút FS | %FS | dB FS |
| 2-bit | 4 | 2,5 V | 250000 | 25 | -12 |
| 4-bit | 16 | 625 mV | 62500 | 6.25 | -24 |
| 6-bit | 64 | 156 mV | 15625 | 1.56 | -36 |
| 8 bit | 256 | 39,1 mV | 3906 | 0.39 | -48 |
| 10-bit | 1024 | 9,77 mV (10 mV) | 977 | 0.098 | -60 |
| 12-bit | 4096 | 2,44 mV | 244 | 0.024 | -72 |
| 14-bit | 16384 | 610 µV | 61 | 0.0061 | -84 |
| 16-bit | 65536 | 153 µV | 15 | 0.0015 | -96 |
| 18-bit | 262144 | 38 µV | 4 | 0.0004 | -108 |
| 20-bit | 1048576 | 9,54 µV (10 µV) | 1 | 0.0001 | -120 |
| 22-bit | 4194304 | 2,38 µV | 0.24 | 0.000024 | -132 |
| 24-bit | 16777216 | 596 nV* | 0.06 | 0.000006 | -144 |
Trước khi xem xét các tính năng cơ cấu nội bộ ADC và DAC, cần phải thảo luận về hiệu suất dự kiến và các thông số quan trọng nhất các bộ chuyển đổi số sang tương tự và tương tự sang số. Chúng ta hãy xem định nghĩa của lỗi và yêu cầu kỹ thuật yêu cầu đối với các bộ chuyển đổi tương tự sang số và từ số sang tương tự. Điều này rất quan trọng để hiểu được điểm mạnh và những điểm yếu ADC và DAC được xây dựng theo các nguyên tắc khác nhau.
Bộ chuyển đổi dữ liệu đầu tiên được thiết kế để sử dụng trong các ứng dụng đo lường và điều khiển, trong đó thời gian chính xác của việc chuyển đổi tín hiệu đầu vào thường không quan trọng. Tốc độ truyền dữ liệu trong các hệ thống như vậy thấp. Trong các thiết bị này, các đặc tính của bộ chuyển đổi tương tự sang số và kỹ thuật số sang tương tự là rất quan trọng. DC và các đặc tính liên quan đến đồng bộ hóa khung và đặc tính AC không quan trọng.
Ngày nay, nhiều, nếu không phải là hầu hết, ADC và DAC được sử dụng trong các hệ thống lấy mẫu và tái tạo tín hiệu âm thanh, video và vô tuyến, trong đó đặc tính AC của chúng có ý nghĩa quyết định đối với hoạt động của toàn bộ thiết bị, trong khi đặc tính DC của bộ chuyển đổi có thể không quan trọng. .
Hình 1 cho thấy hàm truyền lý tưởng của bộ chuyển đổi kỹ thuật số sang tương tự ba bit đơn cực. Trong đó, cả tín hiệu đầu vào và đầu ra đều được lượng tử hóa nên đồ thị hàm truyền chứa 8 điểm riêng biệt. Bất kể chức năng này được ước tính như thế nào, điều quan trọng cần nhớ là đặc tính truyền thực tế của bộ chuyển đổi kỹ thuật số sang tương tự không phải là một đường liên tục mà là một số điểm rời rạc.
Hình 1. Hàm truyền của bộ chuyển đổi kỹ thuật số sang tương tự ba bit lý tưởng.
Hình 2 cho thấy hàm truyền của bộ chuyển đổi tương tự sang số không dấu ba bit lý tưởng. Lưu ý rằng tín hiệu tương tự ở đầu vào ADC không bị lượng tử hóa mà đầu ra của nó là kết quả của việc lượng tử hóa tín hiệu đó. Đặc tính truyền của bộ chuyển đổi tương tự sang số bao gồm tám đường ngang, nhưng khi phân tích độ lệch, độ lợi và độ tuyến tính của ADC, chúng ta sẽ xem xét đường nối trung điểm của các đoạn này.
Hình 2. Hàm truyền của ADC 3 bit lý tưởng.
Trong cả hai trường hợp được thảo luận, thang đo kỹ thuật số đầy đủ (tất cả "1s") tương ứng với thang đo tương tự đầy đủ, trùng với điện áp tham chiếu hoặc điện áp phụ thuộc vào nó. Do đó, mã số thể hiện mối quan hệ chuẩn hóa giữa tín hiệu tương tự và điện áp tham chiếu.
Sự chuyển đổi của bộ chuyển đổi tương tự sang số lý tưởng sang mã số tiếp theo xảy ra từ điện áp bằng một nửa chữ số có nghĩa nhỏ nhất sang điện áp nhỏ hơn một nửa chữ số có nghĩa nhỏ nhất của điện áp toàn thang đo. Vì tín hiệu tương tự ở đầu vào ADC có thể nhận bất kỳ giá trị nào và tín hiệu số đầu ra là tín hiệu rời rạc thì sẽ xảy ra lỗi giữa tín hiệu đầu vào tương tự thực tế và giá trị đầu ra kỹ thuật số tương ứng của nó. Lỗi này có thể đạt đến một nửa chữ số có ý nghĩa nhỏ nhất. Hiệu ứng này được gọi là lỗi lượng tử hóa hoặc độ không đảm bảo chuyển đổi. Trong các thiết bị sử dụng tín hiệu Dòng điện xoay chiều, lỗi lượng tử hóa này dẫn đến nhiễu lượng tử hóa.
Các ví dụ trong Hình 1 và 2 cho thấy các đặc tính nhất thời của bộ chuyển đổi không dấu hoạt động với tín hiệu chỉ có một cực. Đây là loại bộ chuyển đổi đơn giản nhất, nhưng bộ chuyển đổi lưỡng cực hữu ích hơn trong các ứng dụng thực tế.
Có hai loại bộ chuyển đổi lưỡng cực hiện đang được sử dụng. Đơn giản hơn trong số đó là bộ chuyển đổi đơn cực thông thường, đầu vào của nó được cung cấp tín hiệu tương tự có thành phần không đổi. Thành phần này đưa ra độ lệch của tín hiệu đầu vào một lượng tương ứng với đơn vị bit có trọng số cao nhất (MSB). Nhiều bộ chuyển đổi có thể chuyển đổi điện áp hoặc dòng điện này để cho phép bộ chuyển đổi được sử dụng ở chế độ đơn cực hoặc lưỡng cực.
Một loại bộ chuyển đổi phức tạp hơn được gọi là ADC có dấu và ngoài N bit thông tin còn có một bit bổ sung hiển thị dấu hiệu của tín hiệu tương tự. Bộ chuyển đổi tín hiệu tương tự sang số được sử dụng khá hiếm và được sử dụng chủ yếu như một phần của vôn kế kỹ thuật số.
Có bốn loại lỗi DC trong ADC và DAC: lỗi bù, lỗi khuếch đại và hai loại lỗi tuyến tính. Các lỗi bù và khuếch đại của ADC và DAC tương tự như các bộ khuếch đại thông thường. Hình 3 cho thấy sự chuyển đổi tín hiệu đầu vào lưỡng cực (mặc dù sai số bù và sai số 0, giống hệt nhau trong bộ khuếch đại, ADC và DAC đơn cực, khác nhau trong bộ chuyển đổi lưỡng cực và cần được tính đến).
Hình 3: Độ chính xác bù trừ của bộ chuyển đổi và độ chính xác đạt được
Đặc tính truyền của cả DAC và ADC có thể được biểu thị dưới dạng D = K + GA, trong đó D là mã kỹ thuật số, A là tín hiệu tương tự, K và G là các hằng số. Trong bộ chuyển đổi đơn cực, hệ số K bằng 0; trong bộ chuyển đổi lưỡng cực có độ lệch, nó bằng một trong những chữ số có nghĩa nhất. Sai số thiên vị của bộ chuyển đổi là mức độ mà giá trị thực tế của độ lợi K khác với giá trị lý tưởng. Sai số khuếch đại là mức độ mà mức tăng G khác với giá trị lý tưởng.
Nói chung, sai số khuếch đại có thể được biểu thị bằng chênh lệch giữa hai hệ số, được biểu thị bằng phần trăm. Sự khác biệt này có thể được coi là sự đóng góp của sai số khuếch đại (tính theo giá trị mV hoặc LSB) vào tổng sai số ở giá trị tín hiệu đầu vào tối đa. Thông thường, người dùng có cơ hội giảm thiểu những lỗi này. Lưu ý rằng trước tiên bộ khuếch đại sẽ điều chỉnh độ lệch khi tín hiệu đầu vào bằng 0, sau đó điều chỉnh mức tăng khi tín hiệu đầu vào gần với giá trị tối đa. Thuật toán điều chỉnh bộ chuyển đổi lưỡng cực phức tạp hơn.
Độ phi tuyến tích phân của DAC và ADC tương tự như độ phi tuyến của bộ khuếch đại và được định nghĩa là độ lệch tối đa của đặc tính truyền thực tế của bộ chuyển đổi so với đường thẳng. Nói chung, nó được biểu thị bằng phần trăm của thang đo đầy đủ (nhưng có thể được biểu thị bằng giá trị LSB). Có hai phương pháp phổ biến xấp xỉ các đặc tính truyền: phương pháp điểm cuối và phương pháp đường thẳng tốt nhất (xem Hình 4).
Hình 4. PHƯƠNG PHÁP ĐO LỖI TỔNG TUYẾN TÍNH
Khi sử dụng phương pháp điểm cuối, độ lệch của một điểm đặc trưng tùy ý (sau khi hiệu chỉnh độ lợi) so với đường thẳng vẽ từ gốc sẽ được đo. Do đó, Analog Devices, Inc. đo các giá trị của độ phi tuyến tích phân của các bộ chuyển đổi được sử dụng trong các nhiệm vụ đo lường và điều khiển (vì độ lớn của sai số phụ thuộc vào độ lệch so với đặc tính lý tưởng chứ không phụ thuộc vào “xấp xỉ tốt nhất” tùy ý).
Phương pháp đường truyền tốt nhất cung cấp dự đoán đầy đủ hơn về độ méo trong các ứng dụng xử lý tín hiệu AC. Nó ít nhạy cảm hơn với các đặc tính phi tuyến trong đặc tính kỹ thuật. Sử dụng phương pháp gần đúng tốt nhất, một đường thẳng được vẽ thông qua đặc tính truyền của thiết bị bằng cách sử dụng phương pháp tiêu chuẩn nội suy đường cong. Sau đó, độ lệch tối đa được đo từ đường thẳng đã xây dựng. Thông thường, độ phi tuyến tích phân được đo theo cách này chỉ chiếm 50% độ phi tuyến được ước tính bằng phương pháp điểm cuối. Điều này làm cho phương pháp này thích hợp hơn để xác định các đặc tính kỹ thuật ấn tượng trong thông số kỹ thuật nhưng ít hữu ích hơn cho việc phân tích. giá trị thực lỗi. Đối với các ứng dụng AC, việc xác định độ méo hài sẽ tốt hơn so với độ phi tuyến của DC, do đó hiếm khi cần đến phương pháp đường thẳng tốt nhất để xác định độ phi tuyến của bộ chuyển đổi.
Một loại phi tuyến chuyển đổi khác là phi tuyến vi phân (DNL). Nó liên quan đến tính phi tuyến của quá trình chuyển đổi mã của bộ chuyển đổi. Lý tưởng nhất là sự thay đổi một đơn vị trong bit ít quan trọng nhất của mã kỹ thuật số tương ứng chính xác với sự thay đổi một đơn vị trong bit ít quan trọng nhất của tín hiệu tương tự. Trong DAC, việc thay đổi một bit ít quan trọng nhất của mã kỹ thuật số sẽ gây ra sự thay đổi tín hiệu ở đầu ra tương tự tương ứng chính xác với giá trị của bit ít quan trọng nhất. Đồng thời, trong ADC khi chuyển từ một cấp độ kỹ thuật số tiếp theo, giá trị của tín hiệu ở đầu vào analog phải thay đổi chính xác bằng giá trị tương ứng với chữ số nhỏ nhất của thang đo số.
Khi sự thay đổi trong tín hiệu tương tự tương ứng với sự thay đổi ở bit ít quan trọng nhất của mã kỹ thuật số lớn hơn hoặc nhỏ hơn giá trị này, chúng ta nói đến lỗi phi tuyến vi phân (DNL). Lỗi DNL của bộ chuyển đổi thường được định nghĩa là giá trị cực đại của độ phi tuyến vi phân được phát hiện ở bất kỳ quá trình chuyển đổi nào.
Nếu độ phi tuyến vi sai của DAC nhỏ hơn –1 LSB tại bất kỳ chuyển đổi nào (xem Hình 2.12), thì DAC được cho là không đơn điệu và đáp ứng truyền của nó chứa một hoặc nhiều cực đại hoặc cực tiểu cục bộ. Độ phi tuyến vi phân lớn hơn +1 LSB không gây ra vi phạm tính đơn điệu nhưng cũng không mong muốn. Trong nhiều ứng dụng DAC (đặc biệt là các hệ thống vòng kín trong đó tính không đơn điệu có thể thay đổi phản hồi tiêu cực thành phản hồi tích cực), tính đơn điệu của DAC rất quan trọng. Thông thường, tính đơn điệu của DAC được nêu rõ ràng trong biểu dữ liệu, mặc dù nếu độ phi tuyến vi phân được đảm bảo nhỏ hơn bit có ý nghĩa nhỏ nhất (tức là |DNL| . 1LSB), thiết bị sẽ đơn điệu ngay cả khi nó không được nêu rõ ràng.
ADC có thể không đơn điệu, nhưng biểu hiện phổ biến nhất của DNL trong ADC là thiếu mã. (xem hình 2.13). Việc thiếu mã (hoặc tính không đơn điệu) trong ADC cũng không mong muốn như tính không đơn điệu trong DAC. Một lần nữa, điều này xảy ra khi DNL > 1 LSB.
Hình 5. Hàm truyền DAC 3-bit không lý tưởng
Hình 6. Hàm truyền DAC 3-bit không lý tưởng
Việc xác định mã thiếu khó hơn việc xác định tính không đơn điệu. Tất cả các ADC được đặc trưng bởi một số nhiễu chuyển tiếp, được minh họa trong Hình 2.14 (hãy coi nhiễu này là chữ số cuối cùng của vôn kế kỹ thuật số nhấp nháy giữa các giá trị liền kề). Khi độ phân giải tăng lên, phạm vi tín hiệu đầu vào tương ứng với mức nhiễu chuyển tiếp có thể đạt hoặc thậm chí vượt quá giá trị tín hiệu tương ứng với mức ít quan trọng nhất. Trong trường hợp này, đặc biệt là khi kết hợp với lỗi DNL âm, có thể xảy ra trường hợp có một số (hoặc thậm chí tất cả) mã có nhiễu chuyển tiếp xuất hiện trong toàn bộ phạm vi giá trị tín hiệu đầu vào. Do đó, có thể có một số mã không có giá trị tín hiệu đầu vào mà tại đó mã đó được đảm bảo xuất hiện ở đầu ra, mặc dù có thể có một số phạm vi tín hiệu đầu vào mà mã đó đôi khi sẽ xuất hiện.
Hình 7. Các hiệu ứng kết hợp của nhiễu chuyển mã và phi tuyến vi sai (DNL)
Đối với ADC có độ phân giải thấp, điều kiện mã không thiếu có thể được định nghĩa là sự kết hợp giữa nhiễu chuyển tiếp và phi tuyến vi phân sẽ đảm bảo một số mức (ví dụ 0,2 LSB) của mã không nhiễu cho tất cả các mã. Tuy nhiên, không thể đạt được độ phân giải cao của ADC sigma-delta ngày nay hoặc thậm chí độ phân giải thấp hơn của ADC băng thông rộng. Trong những trường hợp này, nhà sản xuất phải xác định mức độ tiếng ồn và độ phân giải theo một cách khác. Việc sử dụng phương pháp nào không quá quan trọng nhưng đặc điểm kỹ thuật cần xác định rõ ràng phương pháp được sử dụng và các đặc tính mong đợi.
Văn học:
- Chuyển đổi tương tự-kỹ thuật số, biên tập viên Walt Kester, Thiết bị analog, 2004. - 1138 tr.
- Kỹ thuật thiết kế tín hiệu hỗn hợp và DSP ISBN_0750676116, biên tập viên Walt Kester, Analog Devices, 2004. - 424 p.
- Ứng dụng Hệ thống Tốc độ Cao, biên tập viên Walt Kester, Thiết bị Analog, 2006. - 360 tr.
Cùng với bài viết “Đặc tính truyền tĩnh của ADC và DAC” có nội dung:
