RAM động đồng bộ. Điện tử kỹ thuật số
Trong một máy vi tính thông thường, việc tăng dung lượng bộ nhớ không khó, bạn chỉ cần quyết định cần thêm bao nhiêu megabyte và liên hệ với nhà cung cấp nào. Cần phải nỗ lực nhiều hơn về tinh thần khi thiết kế một công cụ điều khiển bằng bộ vi xử lý, trong đó phân bổ bộ nhớ là một yếu tố thiết kế và nơi các khối của các loại thiết bị lưu trữ khác nhau được sử dụng cùng nhau - ROM bất biến để lưu trữ chương trình và RAM dễ biến đổi để lưu trữ tạm thời các dữ liệu. dữ liệu và ngăn xếp cũng như các chương trình không gian làm việc.
(Xem bản gốc)
Cơm. 29/11. Bộ giải mã kênh đôi 12 bit (được cung cấp bởi Thiết bị Analog), chip - 7537 có chiều rộng tải 1 byte; b - chip 7547 có chiều rộng tải 12 bit.
ROM bất biến với các chương trình có dây cứng được sử dụng rộng rãi trong các thiết bị vi xử lý để loại bỏ nhu cầu tải chương trình mỗi khi thiết bị được bật. Trong phần này chúng ta sẽ xem xét các loại bộ nhớ khác nhau: RAM tĩnh và động (bộ nhớ truy cập ngẫu nhiên), RPROM (bộ nhớ chỉ đọc có thể lập trình lại), EPROM (bộ nhớ chỉ đọc có thể lập trình lại có thể xóa bằng điện). Một khi bạn đã hiểu họ một chút thì việc lựa chọn sẽ không còn khó khăn nữa. Bạn có thể tham khảo ngay hình. 35/11, nơi chúng tôi tập hợp các loại thiết bị lưu trữ.
RAM tĩnh và động.
Trong RAM tĩnh, các bit được lưu trữ trong ma trận flip-flop, trong khi ở RAM động, các bit được lưu trữ trong các tụ điện tích điện. Một bit được ghi vào SRAM vẫn ở đó cho đến khi nó bị ghi đè hoặc nguồn điện bị tắt. Trong RAM động, dữ liệu nếu không được “tái tạo” sẽ biến mất sau chưa đầy một giây. Nói cách khác, DRAM liên tục quên dữ liệu và để lưu trữ dữ liệu đó, nó phải thăm dò định kỳ các “hàng” của ma trận bit hai chiều trong chip bộ nhớ. Ví dụ: trong RAM 256 kbit, mỗi hàng trong số 256 hàng phải được truy cập cứ sau 4 ms.Có thể bạn đang thắc mắc, ai lại nghĩ đến việc chọn RAM động? Thực tế là nếu không có trigger, RAM động sẽ chiếm ít không gian hơn, dẫn đến chip dung lượng lớn hơn sẽ rẻ hơn. Ví dụ: RAM tĩnh (dung lượng kbit) phổ biến hiện nay có giá khoảng 10 USD, gấp đôi giá hiện tại của RAM động 1 Mbit. Kết quả là sử dụng RAM động, bạn sẽ có bộ nhớ nhiều hơn gấp 4 lần với chi phí chỉ bằng một nửa.
Bây giờ, có lẽ bạn đang tự hỏi, ai cần RAM tĩnh (có thứ gì đó đang ném bạn từ bên này sang bên kia)? Ưu điểm chính của RAM tĩnh là tính đơn giản của nó. Không cần chu kỳ tái tạo, không cần phải lo lắng về việc đồng bộ hóa của chúng (các chu trình tái tạo cạnh tranh với các chu kỳ truy cập bộ nhớ thông thường và do đó phải được đồng bộ hóa nghiêm ngặt). Trong các hệ thống đơn giản với số lượng chip bộ nhớ hạn chế, việc sử dụng RAM tĩnh là điều đương nhiên. Ngoài ra, hầu hết các RAM tĩnh hiện nay đều sử dụng công nghệ CMOS, điều này rất cần thiết cho các thiết bị chạy bằng pin. Nhân tiện, RAM CMOS tĩnh, tự động chuyển sang nguồn pin khi tắt nguồn chính (sử dụng loại chip quản lý năng lượng), là một giải pháp thay thế tốt cho ROM dưới dạng bộ nhớ ổn định. Một ưu điểm khác của RAM tĩnh là hiệu suất cao (các chip có thời gian đặc trưng từ 25 trở xuống được sản xuất), cũng như bố cục thuận tiện theo các phần 8 bit. Hãy xem xét cả hai loại RAM chi tiết hơn.
RAM tĩnh. Chúng tôi đã gặp phải RAM tĩnh trong thiết kế bộ vi xử lý của mình, trong đó một dung lượng RAM như vậy được sử dụng để chứa dữ liệu, ngăn xếp và vùng làm việc (chương trình được ghi trong RPOM). Tổ chức trao đổi dữ liệu với RAM tĩnh dễ dàng như bóc vỏ quả lê: trong chu trình đọc, bạn đặt địa chỉ, tín hiệu chọn chip (CS) và tín hiệu kích hoạt đầu ra (OE); dữ liệu được yêu cầu xuất hiện trên các dòng dữ liệu có thể xác định được sau thời gian tối đa (thời gian truy cập địa chỉ). Trong chu kỳ ghi, bạn thiết lập địa chỉ, dữ liệu và tín hiệu CS, sau đó (sau thời gian dẫn địa chỉ) xung cho phép ghi (WE); dữ liệu hợp lệ được ghi lại ở cuối xung WE. Giới hạn thời gian hiện tại cho 120 RAM không tĩnh được hiển thị trong Hình 2. 11.30, từ đó có thể thấy rõ “hiệu suất” của bộ nhớ là khoảng thời gian từ khi thiết lập địa chỉ đáng tin cậy đến dữ liệu đáng tin cậy (khi đọc) hoặc cho đến khi hoàn thành chu trình ghi (khi ghi).
Cơm. 11 giờ 30. Đồng bộ hóa RAM tĩnh 120 ns. a - chu kỳ đọc, b - chu kỳ ghi.
Đối với RAM tĩnh, khoảng thời gian giữa các lần truy cập bộ nhớ liên tiếp (“thời lượng chu kỳ”) bằng thời gian truy cập; đối với RAM động, như được hiển thị bên dưới, trường hợp này không xảy ra.
Chip RAM tĩnh có thể có dung lượng từ 1Kbit (hoặc ít hơn) đến 1Mbit, với chiều rộng 1, 4 hoặc 8 bit. Hiệu suất (thời gian truy cập) dao động từ 150 đến 10 hoặc hơn. Hiện nay, RAM tĩnh CMOS giá rẻ với thời gian truy cập 80 ns được sử dụng rộng rãi, cũng như RAM CMOS không tĩnh có dung lượng nhỏ hơn nhưng nhanh hơn cho bộ nhớ đệm. Các tùy chọn cho vi mạch có thể có các chân riêng biệt cho đầu vào và đầu ra, hai cổng truy cập và một hoặc một thiết kế bên ngoài khác (ví dụ: hộp một hàng).
Điều này có thể đáng kể, nhưng lưu ý rằng bạn không cần lo lắng rằng các đường dữ liệu của CPU được kết nối với cùng một chân của chip bộ nhớ - xét cho cùng, bất kể thứ tự kết nối như thế nào, khi đọc bạn sẽ luôn nhận được điều tương tự như bạn đã viết! Nhận xét này cũng đúng với các địa chỉ. Tuy nhiên, đừng cố làm điều này với ROM.
Bài tập 11.18. Và tại sao?
RAM động. So với RAM tĩnh, RAM động thực sự là một vấn đề khó khăn. Trong bộ lễ phục. Hình 11.31 thể hiện một chu kỳ bình thường. Địa chỉ (ví dụ: chứa 20 bit cho 1 MB RAM) được chia thành hai nhóm và được ghép thành một nửa số chân, đầu tiên là “địa chỉ hàng”, được kiểm soát bởi tín hiệu Địa chỉ Nhấp nháy), sau đó là “địa chỉ cột”. ”, tín hiệu cổng CAS (Column address - địa chỉ cột nhấp nháy). Dữ liệu được ghi (hoặc đọc theo trạng thái của đầu vào hướng) theo cài đặt CAS. Trước khi chu kỳ bộ nhớ tiếp theo bắt đầu, một số thời gian “RAS dừng” phải trôi qua, do đó độ dài chu kỳ dài hơn thời gian truy cập; ví dụ: DRAM có thể có thời gian truy cập là 100 ns và thời gian chu kỳ là 200 ns. Chu kỳ tái sinh trông giống nhau nhưng không có tín hiệu CAS. Trên thực tế, việc truy cập bộ nhớ thông thường rất tốt cho việc tái tạo bộ nhớ, miễn là bạn có thể đảm bảo rằng tất cả các địa chỉ hàng có thể đều được truy cập!
RAM động, giống như RAM tĩnh, có độ rộng dữ liệu 1, 4 và 8 bit, dung lượng từ 64 Kbit đến 4 Mbit và tốc độ khoảng 70 đến 150 ns. Phổ biến nhất là các chip bit lớn, điều này có thể hiểu được: nếu bạn cần ma trận bộ nhớ lớn, chẳng hạn như kích thước 4 MB và rộng 16 bit, đồng thời có RAM 1 Mbit được sắp xếp hợp lý, thì nên sử dụng chip -bit vì (a ) mỗi dòng dữ liệu sẽ chỉ được kết nối với hai chip (thay vì 16), điều này sẽ giảm đáng kể tải điện dung và (b) các chip này chiếm ít không gian hơn vì càng ít chân dữ liệu thì càng bù đắp cho các chân địa chỉ bổ sung.
Cơm. 31/11. Chu kỳ đọc và ghi của RAM động (Motorola, 120 ns).
Ngoài ra, chip -bit thường rẻ hơn. Những cân nhắc ở trên là hợp lệ nếu bạn đang xây dựng một bộ nhớ lớn và không áp dụng cho bộ vi xử lý đơn giản có bộ nhớ của chúng tôi. Tuy nhiên, xin lưu ý rằng công nghệ đóng gói chip mật độ cao được cải tiến sẽ làm giảm tầm quan trọng của việc giảm thiểu số lượng chân.
Có một số cách để tạo ra chuỗi địa chỉ ghép kênh và RAS, C AS và các tín hiệu cần thiết để điều khiển RAM động. Vì RAM này luôn được kết nối với trục chính của bộ vi xử lý nên bạn bắt đầu làm việc với nó bằng cách phát hiện tín hiệu (hoặc tín hiệu tương đương) cho biết địa chỉ chính xác từ không gian DRAM đã được đặt (như được biểu thị bằng các dòng địa chỉ cao). Phương pháp truyền thống là sử dụng các thành phần rời rạc được tích hợp vừa phải để ghép kênh địa chỉ (bộ ghép kênh đầu vào đa kênh) và tạo ra các tín hiệu điều khiển RAS, CAS và bộ ghép kênh.
Trình tự bắt buộc được tạo bằng cách sử dụng thanh ghi thay đổi có tốc độ gấp nhiều lần tần số xung nhịp của bộ vi xử lý hoặc tốt hơn là sử dụng đường trễ được khai thác. Để tổ chức các chu kỳ tái tạo định kỳ (chỉ RAS), bạn sẽ cần thêm một số mạch logic và một bộ đếm đếm các địa chỉ hàng tuần tự. Tất cả điều này sẽ mất khoảng 10 tòa nhà.
Một cách hấp dẫn, một giải pháp thay thế cho các mạch điều khiển RAM động “rời rạc”, là sử dụng PLM và một hoặc hai vi mạch là đủ để tạo ra tất cả các tín hiệu cần thiết. Chẳng hạn, thậm chí còn dễ dàng hơn khi sử dụng một con chip "hỗ trợ RAM động" đặc biệt. Loại vi mạch này không chỉ đảm nhiệm việc ghép kênh địa chỉ và hình thành tín hiệu RAS/CAS mà còn phân xử tái tạo cùng với việc hình thành các địa chỉ hàng; trên thực tế, chúng thậm chí còn bao gồm các trình điều khiển mạnh mẽ và điện trở giảm âm cần thiết để điều khiển các mảng chip nhớ lớn, như sẽ được giải thích bên dưới. Những bộ điều khiển RAM động như vậy thường đi kèm với các chip bổ sung để đồng bộ hóa cũng như phát hiện và sửa lỗi; Kết quả là một chipset nhỏ sẽ giải quyết hoàn toàn vấn đề kết hợp DRAM vào thiết kế của bạn.
Tuy nhiên, gần như hoàn toàn! Rắc rối chính với RAM động bắt đầu khi bạn cố gắng giải phóng bản thân khỏi sự can thiệp vào tất cả các đường trung kế cổng và địa chỉ đó. Bản chất của vấn đề là hàng chục gói mạch MOS cuối cùng nằm rải rác trên một diện tích lớn của bo mạch chủ, và các bus điều khiển cũng như địa chỉ đều phù hợp với tất cả các gói. Để kết nối hàng chục vi mạch với chúng, cần có các giai đoạn đầu ra Schottky mạnh mẽ; tuy nhiên, độ dài đường dây dài và điện dung đầu vào phân tán, kết hợp với các cạnh dốc của tầng đầu ra, dẫn đến sự xuất hiện của “tiếng chuông” biên độ cao. Bạn thường có thể thấy các xung điện âm lên tới -2 V trên các dòng địa chỉ RAM! Một biện pháp khắc phục điển hình (không phải lúc nào cũng thành công hoàn toàn) là lắp thêm các điện trở giảm chấn nối tiếp có điện trở khoảng 33 Ohms ở đầu ra của mỗi trình điều khiển. Một vấn đề khác là dòng điện quá độ rất lớn, thường đạt giá trị trên mỗi dòng. Hãy tưởng tượng một chip điều khiển bit trong đó hầu hết các đầu ra chuyển đổi ngẫu nhiên theo một hướng, chẳng hạn như từ cao xuống thấp. Điều này dẫn đến một dòng điện nhất thời khoảng 1 A, tạm thời làm tăng điện thế của cực trung tính và cùng với đó là tất cả các đầu ra lẽ ra phải ở mức thấp. Vấn đề được lưu ý hoàn toàn không mang tính chất học thuật - chúng tôi đã từng quan sát thấy các lỗi trong hoạt động của bộ nhớ chính xác là do các dòng điện nhất thời như vậy ở cực 0, được hình thành do sự dâng trào của dòng điện điều khiển. Đồng thời, nhiễu truyền qua các trình điều khiển của cùng một vi mạch hóa ra lại đủ để hoàn thành chu trình bộ nhớ!
Một nguồn gây nhiễu bổ sung trong RAM động là dòng điện tức thời lớn do toàn bộ vi mạch tạo ra và các nhà phát triển trung thực nhất thậm chí còn đưa thông tin về hiện tượng này vào tài liệu kỹ thuật của họ (Hình 11.32). Biện pháp khắc phục thông thường là lắp các tụ điện shunt nối vào đường dây trung tính có độ tự cảm thấp; Việc bỏ qua từng vi mạch bằng tụ gốm có điện dung .
Chúng tôi nhận thấy rằng các trình điều khiển logic có điện trở bên ngoài hoạt động tốt với DRAM, cũng như các trình điều khiển chuyên dụng như , bao gồm các điện trở snubber tích hợp. Theo các nhà phát triển, bộ điều khiển RAM động được đề cập ở trên có thể phục vụ tới 88 chip bộ nhớ mà không cần các thành phần bên ngoài, đồng thời tạo ra mức phát thải âm không quá -0,5 V.
Cơm. 32/11. Dòng điện tức thời của RAM động.
Điều quan trọng hơn cả việc lựa chọn một trình điều khiển cụ thể là việc sử dụng các đường trung tính có độ tự cảm thấp và chuyển mạch thường xuyên. Ván hai mặt có đường đất hẹp chắc chắn sẽ dẫn đến rắc rối; Breadboard có dây quấn thường không tốt hơn nhiều.
Điều quan trọng là phải hiểu rằng lỗi bộ nhớ do nhiễu có thể phụ thuộc nhiều vào sự phân bố bit của dữ liệu được truyền và không phải lúc nào cũng xuất hiện trong các bài kiểm tra đọc/ghi bộ nhớ đơn giản. Cách tốt nhất để đảm bảo hiệu suất bộ nhớ đáng tin cậy là thiết kế thận trọng và kiểm tra bộ nhớ toàn diện (bằng cách kiểm tra dạng sóng dao động).
Thiết bị lưu trữ chỉ đọc (ROM).
ROM đề cập đến bộ nhớ không bị phá hủy khi tắt nguồn (không ổn định) và chúng cần thiết trong hầu hết mọi hệ thống máy tính. Ví dụ: máy vi tính phải có ít nhất một ROM nhỏ để lưu trữ một chuỗi lệnh khởi động, không chỉ bao gồm phân bổ ngăn xếp, cổng và các dòng khởi tạo ngắt mà còn cả các lệnh đọc hệ điều hành từ đĩa. Khi máy tính cá nhân của bạn thực hiện kiểm tra bộ nhớ và sau đó tải DOS, nó đang thực hiện các lệnh của một số ROM. Ngoài ra, thông thường máy vi tính sẽ lưu trữ một số phần của hệ điều hành trong ROM (thường là các mô-đun phụ thuộc vào phần cứng nhất); Phần này được gọi là “hệ thống I/O cơ bản” (BIOS) và cung cấp cơ chế tiêu chuẩn để hệ điều hành truy cập vào các cổng cụ thể. ROM được sử dụng rộng rãi để lưu trữ các bảng khác nhau, chẳng hạn như bộ tạo ký tự, hiển thị trên màn hình hiển thị. Trong trường hợp cực đoan, toàn bộ hệ điều hành, bao gồm cả trình biên dịch và chương trình đồ họa, có thể được đặt trong ROM. Ví dụ, trong máy vi tính Macintosh, phần lớn phần mềm hệ thống được lưu trữ trong ROM và gần như toàn bộ 256 KB RAM đều có sẵn cho người dùng. Tuy nhiên, cách tiếp cận "dựa trên ROM" này tương đối hiếm khi được sử dụng trong máy vi tính do tính không linh hoạt của nó; Tuy nhiên, xin lưu ý rằng việc sửa lỗi và cải tiến phần mềm nhẹ có thể được thực hiện thông qua các bản vá dựa trên RAM.Trong các thiết bị có bộ điều khiển vi xử lý, ROM được sử dụng rộng rãi hơn. ROM lưu trữ toàn bộ chương trình tự động và RAM dễ bay hơi chỉ được sử dụng để lưu trữ mảng và dữ liệu tạm thời. Đây chính xác là những gì đã được thực hiện trong bộ trung bình tín hiệu của chúng tôi. ROM thường hữu ích trong các thiết bị đo kỹ thuật số rời rạc, ví dụ như để xây dựng các máy trạng thái tùy ý hoặc lưu trữ các bảng hiệu chỉnh để tuyến tính hóa hàm đáp ứng của hệ thống đo lường. Chúng ta hãy xem xét ngắn gọn các loại bộ nhớ không khả biến khác nhau: ROM được lập trình mặt nạ, cũng như EPROM có thể xóa bằng điện.
RPOM. Bộ nhớ chỉ đọc có thể lập trình có thể xóa được được tạo ra dưới dạng chip lớn với cửa sổ thạch anh. Đây chắc chắn là loại bộ nhớ ổn định phổ biến nhất cho máy tính. EPROM sử dụng công nghệ CMOS và MOS và bao gồm các mảng lớn FET và MOSFET cổng nổi có thể được sạc bằng quá trình "tuyết lở" làm hỏng lớp cách điện cổng khi điện áp lớn hơn 20 V được đặt vào. Dữ liệu được lưu trữ trong EPROM vô thời hạn dưới dạng một điện tích cực nhỏ (khoảng 106 electron) của các cổng “chôn” cách điện, có thể coi là tụ điện có hằng số thời gian cỡ hàng thế kỷ. Để đọc trạng thái của một tụ điện riêng lẻ, nó cần đóng vai trò là cổng của kênh MOSFET. Vì màn trập không thể tiếp cận được bằng điện nên chỉ có thể xóa điện tích bằng cách chiếu vào vi mạch một luồng tia cực tím cực mạnh trong 10-30 phút, khiến điện tích tích trữ cạn kiệt do hiện tượng quang dẫn. Kết quả là, các byte riêng lẻ của EEPROM không thể bị xóa có chọn lọc.
Trong ấn bản đầu tiên của cuốn sách này, chúng tôi đã đề cập đến chip 2716 “cổ điển”, một ROM có giá $ 25. Giờ đây, nó đã trở nên cổ điển đến mức bạn không thể lấy nó ở bất cứ đâu nữa! Các ROM điển hình của thời đại chúng ta có dung lượng lên tới và giá vài đô la. Thời gian truy cập thông thường là 150-300 ns, mặc dù các công ty như Cypress cung cấp các ROM dung lượng nhỏ với tốc độ 25 ns. Để lập trình EPROM, bạn chỉ cần đặt một điện áp tăng lên cho nó (thường là 12,5 hoặc 21 V), đồng thời thiết lập các giá trị byte cần thiết. Các thuật toán ban đầu yêu cầu mỗi byte phải được lập trình (cung cấp 100 giây cho chip 2716, nhưng đối với EEPROM có kích thước vừa phải thì thời gian này lên tới nửa giờ). Việc phát hành các ROM lớn yêu cầu các nhà phát triển phải phát minh ra các thuật toán nâng cao hơn trong đó mỗi byte được lập trình với một chuỗi xung có thời lượng và sau mỗi lần ghi, người ta sẽ cố gắng đọc; Khi byte được đọc chính xác, lần ghi cuối cùng được thực hiện có thời lượng bằng ba lần tổng của tất cả các lần ghi trước đó. Hầu hết các byte được lập trình với xung đầu tiên, do đó, khoảng , và 2 phút được dành cho tất cả các ROM.
EPROM rất thuận tiện khi phát triển nguyên mẫu vì sau khi xóa chúng có thể được sử dụng lại. Chúng cũng được sử dụng khi sản xuất các lô thiết bị nhỏ. Các phiên bản EPROM rẻ hơn không có cửa sổ thạch anh, đôi khi được gọi là “EPROM có thể lập trình một lần”, có sẵn trên thị trường. Mặc dù đáng lẽ những con chip này không nên được gọi là EEPROM nhưng các kỹ sư lại không muốn đổi tên thông thường. Các nhà sản xuất EPROM bảo thủ đảm bảo rằng thông tin sẽ được lưu trữ trong đó chỉ 10 năm. Giá trị này giả định các điều kiện xấu nhất (đặc biệt là nhiệt độ cao, dẫn đến rò rỉ điện tích); trên thực tế, RPOM dường như không mất dữ liệu trừ khi bạn nhận được một lô bị lỗi.
RPOM được đặc trưng bởi một số chu kỳ lập trình lại có giới hạn, tức là xóa và lập trình lại. Các nhà sản xuất không muốn đưa ra con số này, mặc dù bạn có thể cho rằng con chip sẽ xuống cấp đáng kể chỉ sau khoảng 100 chu kỳ xóa/chương trình.
Cơm. 33/11. Vi điều khiển với EEPROM. a - Bộ vi điều khiển 8 bit có các tiếp điểm để cài đặt ROM; b - Bộ vi điều khiển 8 bit có ROM tích hợp.
ROM mặt nạ và ROM nhảy hợp nhất. ROM lập trình mặt nạ là một loại chip tùy chỉnh được sinh ra với bố cục bit mà bạn chỉ định. Nhà sản xuất chuyển đổi thông số kỹ thuật bit của bạn thành mặt nạ kim loại hóa, sau đó được sử dụng để sản xuất ROM. Quy trình này phù hợp với các lô vi mạch lớn và chúng tôi hy vọng bạn sẽ không phải đặt hàng ROM có lập trình mặt nạ cho nguyên mẫu. Chi phí điển hình dao động từ 1.000 USD đến 3.000 USD cho mỗi lần sản xuất và các công ty không muốn chấp nhận đơn đặt hàng với số lượng ROM dưới một nghìn đơn vị. Với số lượng như vậy, con chip có thể có giá vài đô la.
Nhiều bộ vi điều khiển đơn chip chứa vài kilobyte ROM và RAM trong cùng một gói, do đó thiết bị hoàn chỉnh có thể hoạt động mà không cần thêm chip nhớ. Trong hầu hết các trường hợp, họ vi điều khiển bao gồm các tùy chọn yêu cầu ROM ngoài và đôi khi là các tùy chọn có EPROM tích hợp (Hình 11.33). Điều này giúp khi phát triển thiết bị, có thể sử dụng tùy chọn với RPOM (hoặc ROM bên ngoài), nơi bạn có thể viết chương trình và khi chuẩn bị một loạt thiết bị, hãy chuyển sang bộ điều khiển rẻ hơn có lập trình mặt nạ.
Một loại ROM lập trình một lần khác là ROM nhảy hợp nhất. Khi được giải phóng, tất cả các bit đều được thiết lập và để đặt lại các bit được yêu cầu, ROM phải tiếp xúc với dòng điện. Một ví dụ điển hình là chip Harris, CMOS PROM (bộ nhớ chỉ đọc có thể lập trình) với các PROM có kích thước jumper hợp nhất cũng có sẵn trên cơ sở công nghệ lưỡng cực (TTL).
ERPZU. Các ROM lập trình có thể xóa bằng điện có thể được xóa có chọn lọc và lập trình lại bằng điện ngay trong cùng một mạch nơi chúng được sử dụng làm bộ nhớ. Những loại ROM này lý tưởng để lưu trữ hằng số cấu hình, tham số hiệu chuẩn và các thông tin khác không thể ghi vào ROM trước khi bật máy tính. EPROM, giống như EPROM, sử dụng công nghệ MOS cổng nổi.
Các EPROM đầu tiên yêu cầu điện áp cao hơn và quy trình lập trình dài. IC hiện đại sử dụng một điện áp nguồn duy nhất và hoạt động theo cách tương tự như SRAM - nói cách khác, bạn có thể lập trình lại bất kỳ byte nào bằng một chu kỳ ghi duy nhất trên đường trục. Chip EEPROM có các mạch bên trong để tạo ra điện áp lập trình tăng lên và logic bên trong thu thập dữ liệu và tạo ra chuỗi lập trình kéo dài vài mili giây, trong đó cờ BẬN được đặt trong suốt thời gian của quá trình hoặc dữ liệu đảo ngược được tạo ra trong chu kỳ đọc để cho biết quá trình ghi đang diễn ra. Một số EPROM triển khai cả hai giao thức này, thường được gọi là .
Việc giao tiếp với các ROM này rất đơn giản - chỉ cần kết nối chúng giống như RAM thông thường và sử dụng dòng BẬN để tạo ra các ngắt (hoặc đọc trạng thái BẬN hoặc dữ liệu và sử dụng nó làm cờ trạng thái) (xem Hình 11.34).
Cơm. 34/11. ERPZU.
Giao thức thăm dò thuận tiện vì EPROM có thể được lắp vào khe RAM tiêu chuẩn mà không có bất kỳ thay đổi mạch nào (tất nhiên, các chương trình của bạn sẽ phải bao gồm các dòng để phân tích dữ liệu được đọc lại và chờ nó khớp với những gì bạn viết). Vì việc ghi vào EEPROM được thực hiện tương đối hiếm nên thực tế không cần có các ngắt trên dòng RDY/BUSY.
CMOS EPROM có sẵn ở dạng vi mạch với công suất có giá khoảng $10-50. Thời gian truy cập (200-300 giây) và thời gian lập trình khi sử dụng cải tiến thuật toán bên trong) tương đương với thời gian truy cập của EPROM tiêu chuẩn. EPROM, giống như RPZU, cho phép một số chu kỳ đọc-ghi có giới hạn. Mặc dù nhà sản xuất tránh đưa ra con số cụ thể nhưng bạn có thể tìm thấy tài liệu tham khảo về 100.000 chu kỳ đọc-ghi tại .
Bình luận. Mặc dù EPROM độc đáo ở chỗ chúng có thể được lập trình lại trong mạch vận hành, nhưng chúng cũng có thể được lập trình riêng biệt ở nơi sử dụng, trong bộ lập trình EPROM. Điều này làm cho chúng rất thuận tiện cho việc phát triển phần mềm nhúng, vì bạn không phải đợi nửa giờ để ROM với chương trình cũ được chiên dưới máy chiếu tia cực tím.
Có hai lựa chọn thú vị cho ERPZU. Các công ty National, Xicor và các công ty khác sản xuất chip EPROM nhỏ có 8 chân. Công suất của các mạch này có thể dao động từ bit; chúng hoạt động ở chế độ truy cập nối tiếp và được trang bị đầu vào đồng hồ và một đường dữ liệu duy nhất. Những con chip này khó sử dụng nếu không có bộ vi xử lý; tuy nhiên, trong các thiết bị được điều khiển bằng bộ vi xử lý, chúng rất thuận tiện cho việc lưu trữ một số lượng nhỏ cài đặt, v.v. Cùng một công ty, Xicor, sản xuất một "chiết áp có thể xóa bằng điện", một ứng dụng khéo léo của bộ nhớ có thể xóa bằng điện để lưu trữ vị trí của "tiếp điểm kỹ thuật số". Một chuỗi gồm 99 điện trở có kích thước bằng nhau được tích hợp trong vi mạch này và vị trí của điểm nối với chúng, được thiết lập bằng phần mềm, được lưu trữ trong bộ nhớ cố định có trong cùng một vi mạch. Không khó để tưởng tượng các ứng dụng trong đó mong muốn hiệu chuẩn tự động hoặc từ xa một số thiết bị mà không cần điều chỉnh cơ học các nút điều khiển.
Một sửa đổi được giới thiệu gần đây của EPROM, được gọi là tức thời (flash), kết hợp mật độ cao của EPROM với việc lập trình lại trong mạch vận hành vốn có trong EPROM. Tuy nhiên, EPROM tức thì, theo quy luật, không cho phép bạn xóa từng byte riêng lẻ, như có thể thực hiện được với EPROM thông thường. Do đó, EPROM tức thời của Intel chỉ cho phép xóa hoàn toàn (như EPROM), trong khi chip Seeq cho phép xóa theo từng khu vực (512 byte) hoặc toàn bộ. Hơn nữa, hầu hết các EPROM tức thời hiện có đều yêu cầu nguồn điện +12 V có thể chuyển đổi bổ sung trong quá trình xóa/ghi, điều này quá đắt khi bạn nhớ rằng các EPROM thông thường được cấp nguồn bởi một nguồn +5 V duy nhất.
EPROM tức thì có thể chịu được từ 100 đến 10.000 chu kỳ chương trình.
Công nghệ EPROM tiếp tục phát triển và chúng tôi tò mò muốn biết nó sẽ mang lại điều gì cho chúng tôi tiếp theo; chờ quá!
RAM không ổn định.
EPROM thuận tiện để sử dụng như một ROM bất biến, nhưng thường cần phải có RAM bất biến. Bạn có thể sử dụng EPROM cho việc này, nhưng chúng có đặc điểm là chu kỳ ghi rất dài (và số lượng chu kỳ đọc/ghi có giới hạn). Có hai khả năng để đạt được đặc tính thời gian đọc-ghi của RAM) với số chu kỳ đọc-ghi không giới hạn: sử dụng RAM CMOS tĩnh với pin dự phòng hoặc vi mạch Xicor bất thường kết hợp RAM tĩnh và EPROM.Vấn đề về pin dự phòng của RAM, một mũi tên trúng hai con chim, đã được thảo luận trước đây: RAM giá rẻ và tốc độ đọc ghi cao kết hợp với tính không biến động của ROM. Tất nhiên, trong trường hợp này, bạn nên sử dụng RAM CMOS có giá trị hiện tại tới hạn đã biết. Một số công ty sản xuất “RAM bất biến”, đặt pin lithium và mạch logic chuyển mạch nguồn trong một gói thông thường cùng với chip CMOS ROM. Ví dụ, chúng ta có thể chỉ ra các con chip của Dallas Semiconductor; công ty này cũng sản xuất một dòng “đầu nối thông minh” chứa pin và mạch logic, với sự trợ giúp của RAM thông thường, như thể có phép thuật, trở nên bất ổn. Xin lưu ý rằng RAM bất biến được hình thành theo cách này, nói đúng ra, không phải là bất tử; Tuổi thọ pin và dữ liệu là khoảng 10 năm. Giống như RAM tĩnh thông thường, không có hạn chế nào về số chu kỳ đọc-ghi mà bộ nhớ có thể chịu được. trong RAM.
Nếu chúng ta so sánh hai tùy chọn được mô tả đối với RAM không ổn định, thì tùy chọn có pin dự phòng nhìn chung có vẻ thích hợp hơn vì nó cho phép bạn sử dụng bất kỳ RAM có sẵn nào, miễn là nó có chế độ tắt dòng điện bằng 0. Điều này có nghĩa là bạn có thể sử dụng RAM lớn hơn từ các phiên bản mới nhất, nhưng cũng có thể chọn RAM nhanh nhất nếu điều đó quan trọng với bạn. Mặc dù pin có tuổi thọ hữu hạn nhưng chúng đủ dùng cho hầu hết các ứng dụng. Để lưu trữ thông tin trong thời gian ngắn (một ngày hoặc ít hơn), bạn có thể thay pin lithium bằng tụ điện hai lớp công suất cao; Những tụ điện như vậy được đóng gói rất nhỏ với công suất lên đến một farad trở lên được cung cấp bởi Panasonic, Sohio, v.v.
Thiết bị lưu trữ: tóm tắt chung.
Cơm. 11.35 tóm tắt những đặc điểm quan trọng nhất của các loại bộ nhớ khác nhau. Trong số những loại được hiển thị trong hình, chúng tôi khuyên dùng RAM động có chiều rộng 1 bit cho ma trận bộ nhớ lớn có khả năng đọc và ghi, RAM tĩnh có chiều rộng 1 byte cho ma trận bộ nhớ nhỏ của hệ thống vi xử lý, EPROM để lưu trữ chương trình và các tham số không yêu cầu ghi lại và EPROM (nếu thời lượng quá trình ghi không quan trọng) hoặc RAM tĩnh có pin dự phòng (để đạt được hiệu suất đọc/ghi tối đa) để lưu trữ ổn định dữ liệu có thể sửa đổi.
Cơm. 11 giờ 35. Các loại thiết bị lưu trữ.
Hầu hết các loại chip RAM được sử dụng hiện nay đều không thể lưu trữ dữ liệu nếu không có nguồn điện bên ngoài, tức là. là bộ nhớ dễ bay hơi. Việc sử dụng rộng rãi các thiết bị như vậy có liên quan đến một số ưu điểm của chúng so với các loại bộ nhớ cố định: dung lượng cao hơn, mức tiêu thụ điện năng thấp hơn, hiệu suất cao hơn và chi phí lưu trữ một đơn vị thông tin thấp.
RAM dễ bay hơi có thể được chia thành hai nhóm chính: bộ nhớ động (DRAM - Dynamic Random Access Memory) và bộ nhớ tĩnh (SRAM - Static Random Access Memory).
RAM tĩnh và động
TRONG RAM tĩnh Phần tử lưu trữ có thể lưu trữ thông tin được ghi vô thời hạn (nếu có điện áp cung cấp). Yếu tố bộ nhớ năng động RAM chỉ có thể lưu trữ thông tin trong một khoảng thời gian khá ngắn, sau đó thông tin phải được khôi phục lại nếu không sẽ bị mất. Ký ức động, giống như ký ức tĩnh, rất dễ thay đổi.
Vai trò của thành phần lưu trữ trong RAM tĩnh được thực hiện bằng trình kích hoạt. Flip-flop như vậy là một mạch ổn định kép, thường bao gồm bốn hoặc sáu bóng bán dẫn (Hình 5.7). Mạch có bốn bóng bán dẫn cung cấp dung lượng chip cao hơn và do đó chi phí thấp hơn, nhưng mạch như vậy có dòng rò cao khi thông tin được lưu trữ đơn giản. Ngoài ra, bộ kích hoạt có bốn bóng bán dẫn nhạy hơn với các nguồn bức xạ bên ngoài, có thể gây mất thông tin. Sự hiện diện của hai bóng bán dẫn bổ sung ở một mức độ nào đó có thể bù đắp những thiếu sót đã đề cập của mạch với bốn bóng bán dẫn, nhưng quan trọng nhất là tăng hiệu suất của bộ nhớ.
Cơm. 5.7. Phần tử lưu trữ RAM tĩnh
Phần tử lưu trữ của bộ nhớ động đơn giản hơn nhiều. Nó bao gồm một tụ điện và một bóng bán dẫn tắt (Hình 5.8).
Cơm. 5.8. Phần tử lưu trữ RAM động
Sự hiện diện hay vắng mặt của điện tích trong tụ điện được hiểu tương ứng là 1 hoặc 0. Sự đơn giản của thiết kế giúp có thể đạt được mật độ pin mặt trời cao và cuối cùng là giảm chi phí. Nhược điểm chính của công nghệ này là điện tích tích tụ trên tụ điện bị mất theo thời gian. Ngay cả với chất điện môi tốt có điện trở vài teraohms (10-12 Ohms) được sử dụng trong sản xuất tụ điện cơ bản, điện tích bị mất khá nhanh. Kích thước của một tụ điện như vậy rất nhỏ và điện dung ở mức 1SG 15 F. Với điện dung như vậy, chỉ có khoảng 40.000 electron tích tụ trên một tụ điện. Thời gian rò rỉ điện tích trung bình của bộ nhớ động điện tử là hàng trăm, thậm chí hàng chục mili giây, do đó, điện tích phải được khôi phục trong khoảng thời gian này, nếu không thông tin được lưu trữ sẽ bị mất. Phục hồi định kỳ điện tích của phần tử trái đất gọi là tái sinh và được thực hiện cứ sau 2-8 ms,
Ba phương pháp tái tạo chính đã được sử dụng trong nhiều loại IC bộ nhớ động:
Một tín hiệu RAS (ROR - Chỉ làm mới RAS);
Tín hiệu CAS đi trước tín hiệu RAS (CBR - CAS Before RAS);
Tự động tái tạo (SR - Self Refresh).
Tái tạo RAS đơn lẻ đã được sử dụng trong các chip DRAM đầu tiên. Địa chỉ của đường truyền được tái tạo được xuất ra bus địa chỉ, kèm theo tín hiệu RAS. Trong trường hợp này, một hàng ô được chọn và dữ liệu được lưu trữ ở đó sẽ được gửi đến các mạch bên trong của vi mạch, sau đó được ghi lại. Do tín hiệu CAS không xuất hiện nên chu trình đọc/ghi không bắt đầu. Lần tiếp theo, địa chỉ của dòng tiếp theo sẽ được cung cấp cho bus địa chỉ, v.v., cho đến khi tất cả các ô được khôi phục, sau đó chu trình sẽ lặp lại. Nhược điểm của phương pháp này bao gồm bus địa chỉ bận tại thời điểm tái tạo, khi quyền truy cập vào các thiết bị VM khác bị chặn.
Điểm đặc biệt của phương pháp CBR là nếu trong chu kỳ đọc/ghi thông thường, tín hiệu RAS luôn đi trước tín hiệu CAS thì khi tín hiệu CAS xuất hiện trước, một chu kỳ tái tạo đặc biệt sẽ bắt đầu. Trong trường hợp này, địa chỉ hàng không được truyền đi và chip sử dụng bộ đếm bên trong của nó, nội dung của nó được tăng thêm một đơn vị với mỗi chu kỳ CBR tiếp theo. Chế độ này cho phép bạn tạo lại bộ nhớ mà không chiếm bus địa chỉ, nghĩa là hiệu quả hơn.
Tự động tái tạo bộ nhớ gắn liền với việc tiết kiệm điện năng khi hệ thống chuyển sang chế độ ngủ và bộ tạo xung nhịp ngừng hoạt động. Trong trường hợp không có tín hiệu RAS và CAS bên ngoài, việc cập nhật nội dung bộ nhớ bằng phương pháp ROR hoặc CBR là không thể và vi mạch sẽ tự thực hiện quá trình tái tạo, khởi động bộ tạo dao động của riêng nó, đồng hồ cho các mạch tái tạo bên trong.
Phạm vi của bộ nhớ tĩnh và động được xác định bởi tốc độ và chi phí. Ưu điểm chính của SRAM là hiệu suất cao hơn (cao hơn khoảng một bậc so với DRAM). SRAM đồng bộ nhanh có thể hoạt động với thời gian truy cập thông tin bằng thời gian của một xung đồng hồ bộ xử lý. Tuy nhiên, do dung lượng chip thấp và giá thành cao, việc sử dụng bộ nhớ tĩnh thường bị giới hạn ở bộ nhớ đệm dung lượng tương đối nhỏ ở cấp độ thứ nhất (L1), thứ hai (L2) hoặc thứ ba (L3). Đồng thời, các chip bộ nhớ động nhanh nhất vẫn cần 5 đến 10 chu kỳ xử lý để đọc byte đầu tiên của gói, điều này làm chậm toàn bộ VM. Tuy nhiên, do mật độ đóng gói cao của các thiết bị điện tử và chi phí thấp, DRAM được sử dụng khi xây dựng bộ nhớ chính của VM.
Bộ nhớ truy cập ngẫu nhiên (RAM), tức là bộ nhớ truy cập ngẫu nhiên được bộ xử lý trung tâm sử dụng để lưu trữ chung dữ liệu và mã chương trình thực thi. Theo nguyên tắc lưu trữ thông tin, RAM có thể được chia thành tĩnh và động.
RAM có thể được coi là một tập hợp các ô, mỗi ô có thể lưu trữ một bit thông tin.
Trong RAM tĩnh, các ô được xây dựng trên nhiều loại flip-flop khác nhau. Khi một bit được ghi vào ô như vậy, nó có thể lưu trữ bao lâu tùy thích - tất cả những gì nó cần là năng lượng. Do đó tên của bộ nhớ - tĩnh, tức là. còn lại ở trạng thái không thay đổi. Ưu điểm của bộ nhớ tĩnh là tốc độ của nó, nhưng nhược điểm là tiêu thụ điện năng cao và mật độ dữ liệu cụ thể thấp, vì một ô kích hoạt bao gồm một số bóng bán dẫn và do đó chiếm nhiều không gian trên chip. Ví dụ: một chip 4 Mbit sẽ bao gồm hơn 24 triệu bóng bán dẫn, tiêu thụ năng lượng tương ứng.
Trong RAM động, ô cơ bản là một tụ điện được chế tạo bằng công nghệ CMOS. Một tụ điện như vậy có khả năng duy trì điện tích trong vài mili giây, sự hiện diện của điện tích này có thể liên quan đến một bit thông tin. Khi ghi số logic vào ô nhớ, tụ điện sẽ được tích điện và khi ghi số 0, nó sẽ phóng điện. Khi đọc dữ liệu, tụ điện được phóng điện và nếu điện tích của nó khác 0 thì đầu ra của mạch đọc được đặt thành một giá trị duy nhất. Quá trình đọc (truy cập vào ô) được kết hợp với quá trình phục hồi (tái tạo) điện tích. Nếu tế bào không được truy cập trong một thời gian dài, tụ điện sẽ bị phóng điện do dòng điện rò rỉ và thông tin sẽ bị mất. Để bù đắp cho sự rò rỉ điện tích, các ô nhớ được truy cập định kỳ theo chu kỳ, bởi vì mỗi lần đảo chiều sẽ khôi phục lại điện tích trước đó của tụ điện. Ưu điểm của bộ nhớ động bao gồm mật độ dữ liệu cao và tiêu thụ điện năng thấp, trong khi nhược điểm là hiệu suất thấp so với bộ nhớ tĩnh.
Hiện nay, bộ nhớ động (Dynamic RAM - DRAM) được dùng làm RAM máy tính, còn bộ nhớ tĩnh (Static RAM - SRAM) được dùng để tạo bộ nhớ đệm tốc độ cao cho bộ xử lý.
Các chip bộ nhớ động được tổ chức dưới dạng ma trận vuông và giao điểm của một hàng và một cột của ma trận sẽ xác định một trong các ô cơ bản. Khi truy cập vào một ô cụ thể, bạn cần chỉ định địa chỉ của hàng và cột mong muốn. Việc thiết lập địa chỉ hàng xảy ra khi một xung nhấp nháy đặc biệt RAS (Nhấp nháy địa chỉ thô) được áp dụng cho các đầu vào của vi mạch và việc thiết lập địa chỉ cột xảy ra khi xung CAS (Nhấp nháy địa chỉ cột) được áp dụng. Các xung RAS và CAS được cung cấp tuần tự lần lượt thông qua bus địa chỉ ghép kênh.
Quá trình tái tạo trong vi mạch xảy ra đồng thời dọc theo toàn bộ hàng của ma trận khi truy cập vào bất kỳ ô nào của nó, tức là. Nó là đủ để quay vòng qua tất cả các dòng.
Bộ nhớ động thuộc bất kỳ loại nào, không giống như bộ nhớ tĩnh, ngay cả khi có điện áp cung cấp, đều không có khả năng lưu trữ thông tin vô thời hạn. Trạng thái của ô đơn vị bộ nhớ động được xác định bởi sự hiện diện hay vắng mặt của điện tích trên tụ điện và điện tích này có thể bị rò rỉ. Do đó, để lưu dữ liệu vào bộ nhớ động, các ô của nó phải được sạc lại định kỳ, đây là bản chất của quá trình tái tạo. Dưới đây là cách điều này xảy ra.
Khi một thao tác đọc được thực hiện, quá trình tái tạo sẽ được thực hiện tự động. Dữ liệu nhận được ở bộ khuếch đại tín hiệu sẽ được ghi lại ngay lập tức. Người ta tin rằng thuật toán như vậy có thể giảm số lần tái tạo cần thiết và tăng hiệu suất. Nhưng điều này hoàn toàn không đúng sự thật! Cho dù thông tin có được đọc từ bộ nhớ hay không thì “tần số” tái tạo vẫn không thay đổi. Nó hoàn toàn không được quy định (không có tùy chọn tương ứng trong "Cài đặt BIOS") hoặc được sửa nghiêm ngặt sau các cài đặt thích hợp.
Có thể thực hiện ba phương pháp tái tạo dữ liệu khác nhau.
Tái sinh với một RAS (RAS Only Refresh - ROR). Phương pháp này đã được sử dụng trong các chip DRAM đầu tiên. Địa chỉ của hàng đang được tạo lại sẽ được chuyển đến bus địa chỉ và tín hiệu RAS được phát ra (giống như khi đọc hoặc ghi). Trong trường hợp này, một hàng ô được chọn và dữ liệu từ chúng được gửi đến các mạch bên trong của vi mạch, sau đó được ghi lại. Vì không còn tín hiệu CAS nữa nên chu trình đọc/ghi không bắt đầu. Địa chỉ của hàng tiếp theo sau đó sẽ được truyền đi, v.v., cho đến khi toàn bộ ma trận bộ nhớ được duyệt qua, sau đó chu trình tái tạo được lặp lại. Nhược điểm của phương pháp này bao gồm thực tế là bus địa chỉ bị chiếm dụng và tại thời điểm tái tạo, quyền truy cập vào các hệ thống con máy tính khác sẽ bị chặn.
CAS Before RAS (CAS Before RAS - CBR) là phương pháp tái sinh tiêu chuẩn. Trong chu kỳ đọc/ghi thông thường, RAS luôn đến trước, sau đó là CAS. Nếu CAS đến trước RAS thì một chu kỳ tái sinh đặc biệt sẽ bắt đầu - CBR. Trong trường hợp này, địa chỉ hàng không được truyền đi và chip sử dụng bộ đếm bên trong của nó, nội dung của nó được tăng thêm 1 sau mỗi chu kỳ CBR (cái gọi là tăng địa chỉ hàng). Chế độ này cho phép bạn tái tạo bộ nhớ mà không chiếm bus địa chỉ, điều này chắc chắn sẽ tiết kiệm hơn.
Tự động tái tạo bộ nhớ (Self Refresh - SR, hay tự tái tạo). Phương pháp này thường được sử dụng ở chế độ tiết kiệm điện, khi hệ thống chuyển sang trạng thái “ngủ” (“tạm dừng”) và bộ tạo dao động đồng hồ ngừng hoạt động. Ở trạng thái này, không thể cập nhật bộ nhớ bằng các phương pháp được mô tả ở trên (đơn giản là không có nguồn tín hiệu) và chip bộ nhớ sẽ tự thực hiện quá trình tái tạo. Nó khởi động máy phát điện riêng của mình, đồng hồ các mạch tái tạo bên trong. Công nghệ bộ nhớ này được giới thiệu cùng với sự ra đời của EDO DRAM. Cần lưu ý rằng ở chế độ ngủ, bộ nhớ tiêu thụ rất ít dòng điện.
Trong triển khai PC AT cổ điển, các yêu cầu tái tạo DRAM được tạo bởi kênh 1 của bộ đếm thời gian hệ thống 8254. Một bộ kích hoạt được kết nối với đầu ra của nó, hoạt động ở chế độ đếm và thay đổi trạng thái của nó sang trạng thái ngược lại với mỗi yêu cầu. Trạng thái của flip-flop này có thể được đọc theo chương trình thông qua bit 4 của cổng 61h. Bài kiểm tra Làm mới chuyển đổi là để kiểm tra xem bộ kích hoạt này có chuyển đổi ở tần số nhất định hay không. Nhưng theo thời gian, các thuật toán tái tạo bộ nhớ khác bắt đầu được sử dụng (như đã mô tả ở trên), và bất chấp thực tế là Làm mới chuyển đổiđược giữ lại để đảm bảo tính tương thích; nó không còn có thể được sử dụng để kiểm tra việc tạo ra các yêu cầu tái tạo. Chu kỳ tái tạo được thực hiện bởi bộ điều khiển tái tạo có trong chipset, bộ điều khiển này phải nhận được điều khiển đường cao tốc cứ sau 15,6 μs để thực hiện nhiệm vụ của mình. Trong chu kỳ tái tạo, một trong N ô nhớ được đọc.
Làm mới liên tục
- (tái sinh hàng loạt). Theo quy định, việc giải thích tùy chọn này trong tài liệu là sai lầm. Khi tùy chọn được bật ("Đã bật"), các yêu cầu tái tạo sẽ được thu thập vào một gói duy nhất và trong một số trường hợp, việc đóng gói như vậy có thể đảm bảo tích lũy các yêu cầu trên toàn bộ khối lượng hàng trong bộ nhớ. Phương pháp này giúp tăng năng suất đáng kể, nhưng cũng có một nhược điểm. Trong một khoảng thời gian khá dài và liên tục, bus bộ nhớ bị chiếm giữ, dẫn đến việc bộ xử lý hoặc các thiết bị khác chặn quyền truy cập vào nó.
Tùy chọn này có thể được gọi là "DRAM Burst Refresh".
CAS Trước khi làm mới RAS
Phương pháp tái tạo bộ nhớ trong đó tín hiệu CAS được đặt trước tín hiệu RAS. Không giống như phương pháp tái tạo tiêu chuẩn, phương pháp này không yêu cầu liệt kê địa chỉ hàng từ bên ngoài chip bộ nhớ - bộ đếm địa chỉ bên trong được sử dụng. Tuy nhiên, phương pháp tái tạo này phải được hỗ trợ bởi chip nhớ. Nếu trước đây bạn có thể bắt gặp những cụm từ mà hầu hết các mô-đun bộ nhớ đều hỗ trợ phương pháp tái tạo này thì thì bây giờ đây đã là một giải pháp phần cứng tiêu chuẩn. Sử dụng phương pháp này có thể giảm đáng kể năng lượng tiêu thụ của các mô-đun bộ nhớ. Có thể nhận các giá trị:
"Đã bật" - được phép,
"Khuyết tật" - bị cấm.
Tùy chọn này có thể được gọi là "CAS Before RAS".
Độ trễ làm mới CAS-to-RAS
Tùy chọn này có thể hoạt động khi tùy chọn trước đó (hoặc tương tự) được bật, vì trong trường hợp này thời gian trễ giữa các tín hiệu nhấp nháy được đặt (trong chu kỳ đồng hồ bus hệ thống). Đương nhiên, việc đặt giá trị thấp hơn sẽ dẫn đến giảm thời gian dành cho việc tái tạo. Giá trị lớn hơn làm tăng độ tin cậy, tức là. độ tin cậy của dữ liệu trong bộ nhớ. Tùy chọn tối ưu cho một hệ thống nhất định được chọn bằng thực nghiệm. Có thể lấy các giá trị: "1T", "2T" (mặc định).
Làm mới đồng thời
- (tái sinh song song hoặc cạnh tranh). Khi tùy chọn này được bật, cả phần cứng tái tạo và CPU đều có quyền truy cập bộ nhớ đồng thời. Trong trường hợp này, bộ xử lý sẽ không cần đợi cho đến khi quá trình tái tạo diễn ra. Khi đặt tùy chọn thành "Đã tắt", bộ xử lý sẽ phải đợi cho đến khi mạch tái tạo hoạt động xong. Đương nhiên, việc kích hoạt tùy chọn này sẽ cải thiện hiệu suất hệ thống.
Làm mới tách rời
- (tái sinh riêng). Do bus ISA có tốc độ hoạt động thấp, việc bật tùy chọn này (“Đã bật”) sẽ cho phép chipset phân tách quá trình tái tạo cho bộ nhớ chính và bus ISA. Trong trường hợp này, quá trình tái tạo bus ISA có thể được hoàn thành trong khi bộ xử lý đang thực hiện các lệnh khác. Sử dụng tùy chọn này làm tăng đáng kể hiệu suất của toàn bộ hệ thống. Tùy chọn này đóng một vai trò quan trọng trong thời của 486 chiếc xe.
Nhưng một vấn đề có thể nảy sinh là một số card mở rộng (thường là card màn hình) yêu cầu sự chú ý của bộ xử lý trong chu kỳ tái tạo bus ban đầu. Đương nhiên, điều này có thể dẫn đến những tình huống thất bại không mong muốn. Việc tắt tùy chọn này cũng có thể cần thiết nếu khi làm việc với chế độ đồ họa có độ phân giải cao, một số biểu tượng hoặc “tuyết” xuất hiện trên màn hình điều khiển. Trong trường hợp này, cần phải tắt phương thức làm việc với bộ nhớ như “Định vị lại bộ nhớ” (xem ở trên). Ví dụ, trên đây là điển hình đối với thẻ video trên chip S3 801 (chẳng hạn như SPEA V7 Mirage), hoạt động cùng với một số thẻ điều khiển do Adaptec sản xuất với bộ nhớ ROM mở rộng cần thiết để bảo trì ổ cứng có dung lượng trên 1 GB .
Tùy chọn này có thể được gọi là "Tùy chọn làm mới tách rời".
Làm mới phân phối
- (tái sinh phân bố). Không hoàn toàn rõ ràng những gì “ẩn” trong tùy chọn này, mặc dù có giả định rằng nó tương tự như “tái sinh riêng biệt”. Trước đây, tùy chọn này có thể được tìm thấy trong các hệ thống dựa trên chipset của VIA Technologies. Giá trị tùy chọn: "Đã tắt" và "Đã bật".
Làm mới DRAM phía trước
Một tùy chọn cho phép bạn bật ("Đã bật") chế độ "dự đoán" cho chu kỳ tái tạo. Bản chất của "tầm nhìn xa" này sẽ trở nên rõ ràng hơn từ tùy chọn sau, tùy chọn này sẽ hoạt động khi quyền được bật.
x Thời gian làm mới DRAM phía trước
- về cơ bản, tùy chọn này cho phép bạn “đẩy lùi” thời điểm bắt đầu chu kỳ tái tạo thêm 10 hoặc 40 chu kỳ đồng hồ hệ thống. Nhỏ, nhưng vẫn tăng hiệu suất. Các tùy chọn độc đáo như vậy đã được triển khai trong các hệ thống dựa trên bộ SIS540 và chưa từng thấy ở bất kỳ nơi nào khác.
DRAM bùng nổ ở 4 lần làm mới
Tùy chọn này cũng liên quan đến việc tái tạo hàng loạt, nhưng bản chất của nó thì khác. Bật tùy chọn (“Đã bật”) cho phép tạo lại 4 dòng mỗi đợt. Phương pháp này cải thiện đáng kể năng suất. Trong trường hợp này, xe buýt được giải phóng nhanh hơn nhiều so với trường hợp tùy chọn "Làm mới liên tục".
DRAM CAS# Nạp tiền
- (CAS thời gian sạc trước). Chức năng này được sử dụng nếu hệ thống có bộ nhớ động đồng bộ và với sự trợ giúp của nó, nó sẽ đặt (trong đồng hồ bus hệ thống) thời gian để tạo tín hiệu CAS (tích lũy điện tích CAS) trước khi bắt đầu chu kỳ tái tạo bộ nhớ (xem bên dưới để biết thêm thông tin "DRAM RAS # Thời gian nạp lại"). Việc giảm giá trị này sẽ làm tăng hiệu suất, nhưng có thể có vấn đề với độ ổn định của hệ thống nếu cùng lúc các giá trị "đường biên" cho nhấp nháy RAS được đặt. Nếu giá trị (thời gian) được đặt quá thấp, quá trình tái tạo cũng có thể không hoàn thành, cuối cùng sẽ dẫn đến mất dữ liệu trong bộ nhớ.
Tùy chọn này có thể có các tên sau: "Nạp trước CAS#", "Thời gian nạp trước CAS#", "Nạp trước FPM CAS#", "Nạp trước FPM DRAM CAS", "Thời gian nạp trước EDO/FPM CAS", "Nạp tiền EDO CAS#" , "Nạp tiền EDO DRAM CAS".
Tất cả các tùy chọn được liệt kê không khác nhau về nhiều ý nghĩa. "1T", "2T" hoặc dòng này: "1T", "1T/2T", "2T". Tùy chọn "Thời gian nạp trước CAS" đã thêm một số loại: "1T", "2T", "3T", "4T".
DRAM RAS Chỉ làm mới
Bật/tắt phương pháp làm mới DRAM thay thế cho phương pháp "CAS-trước-RAS". Nếu BIOS chứa các tùy chọn khác để tái tạo bộ nhớ thì tùy chọn này phải bị tắt. Nếu không bạn sẽ phải sử dụng phương pháp nâng cấp bộ nhớ đã lỗi thời này.
DRAM RAS# Thời gian nạp lại
- (Thời gian sạc trước RAS). Chức năng này được sử dụng khi hệ thống có bộ nhớ động đồng bộ và nó cho phép bạn đặt thời gian (trong đồng hồ bus hệ thống) để tạo tín hiệu RAS (đôi khi được gọi là tích lũy điện tích RAS) trước khi chu kỳ tái tạo bộ nhớ bắt đầu. Trên thực tế, điều này đặt ra khoảng thời gian tối thiểu giữa hai chu kỳ đọc hoặc ghi liên tiếp. Giảm giá trị này sẽ tăng hiệu suất. Nhưng nếu đặt thời gian không đủ, quá trình tái tạo có thể không hoàn tất, cuối cùng sẽ dẫn đến mất dữ liệu trong bộ nhớ. Đương nhiên, việc tăng tần số hoạt động của bộ nhớ kéo theo việc lựa chọn giá trị cao hơn, điều này rất quan trọng khi ép xung bộ nhớ. Các giá trị có thể có thể được trình bày dưới nhiều dạng khác nhau: dưới dạng giá trị số - “3”, “4”, v.v.; biểu thị đồng hồ hệ thống - "3 Đồng hồ" hoặc "1T". Và phạm vi giá trị tổng quát có dạng sau: 0T, 1T, 2T, 3T, 4T, 5T, 6T, mặc dù trong mỗi tùy chọn cụ thể có thể trình bày 2-4 giá trị.
Tùy chọn này có thể có nhiều tên: "DRAM RAS# Thời gian nạp trước", "Thời gian nạp trước RAS#", "Thời gian nạp trước RAS", "Thời gian nạp trước RAS#", "Nạp tiền FPM DRAM RAS#", "Nạp trước FPM RAS", " "Nạp trước RAS #", "Nạp trước DRAM RAS", "Nạp trước EDO RAS", "Thời gian nạp trước EDO RAS #", "Thời gian nạp trước EDO RAS", "Thời gian nạp trước FPM/EDO RAS #", "Thời gian nạp trước EDO/FPM RAS" .
Như bạn có thể thấy, tùy chọn này vẫn không mất đi sự liên quan với sự ra đời của bộ nhớ EDO và điều thú vị là sau đó là các mô-đun BEDO và SDRAM, vì tham số này là một trong những đặc điểm quan trọng nhất của chip bộ nhớ: “BEDO RAS Precharge”, “ Thời gian nạp lại SDRAM RAS”.
Đúng, ngoài các tham số thông thường như “3T” hoặc “2 CLks” (những giá trị này là điển hình cho các mô-đun SDRAM), các loại giá trị mới bắt đầu xuất hiện trong các phiên bản BIOS khác nhau, chẳng hạn như: “Giống như FPM ” và “FPM-1T”, “Nhanh” và “Bình thường”, “Nhanh” và “Chậm”. Đối với cặp tham số cuối cùng, “Slow” (chậm) tương đương với việc tăng số chu kỳ xung nhịp, làm tăng tính ổn định của hệ thống, do đó, nên đặt giá trị “Fast” nếu bạn tự tin vào chất lượng của các mô-đun bộ nhớ. Đối với cặp đầu tiên, đối với các tùy chọn như “FPM DRAM RAS# Precharge”, một số giá trị có thể trông như: 2T, 3T, 4T, 5T, 6T và do đó có thể là kết quả cho bộ nhớ SDRAM, mặc dù không hề rõ ràng .
Cũng có khả năng phiên bản BIOS cung cấp khả năng thiết lập một số thông số cho từng dãy bộ nhớ riêng biệt. Vì chúng ta đang nói về “nạp trước” cho đèn nhấp nháy RAS#, nên (các) tùy chọn có thể được gọi là “Ngân hàng 0&1 (2&3)(4&5): Nạp trước EDO/SDRAM” với các giá trị: “3T/2T”, “4T /3T”.
"AMI BIOS" cung cấp giá trị bổ sung là "Tự động" cho tùy chọn "Sạc trước SDRAM RAS#". Đúng, một trong các tùy chọn cho tùy chọn “SDRAM RAS Precharge” cũng giới thiệu các giá trị “Đã tắt”/“Đã bật”. Bạn chỉ có thể tắt tùy chọn này nếu bạn hoàn toàn tin tưởng vào các mô-đun bộ nhớ, nếu không thì không thể tránh khỏi rắc rối. Vì chúng tôi đã đề cập đến khả năng tắt/bật cơ chế nạp trước nên chúng tôi cũng cần lưu ý khả năng bật tối ưu hóa nạp trước (“Đã bật”) - “SDRAM: RAS# Prech tối ưu.”.
Có một số điều quan trọng cần lưu ý về (các) tùy chọn này!. Không nên nhầm lẫn tùy chọn này với các tùy chọn như "Làm mới thời gian hoạt động RAS", chịu trách nhiệm về thời lượng của tín hiệu RAS#. Trong trường hợp của chúng tôi, chúng tôi đang nói về một quá trình chuẩn bị. Và thứ hai! Sẽ hoàn toàn chính xác nếu đặt tùy chọn này trong phần dành cho tối ưu hóa bộ nhớ tiêu chuẩn (xem bên dưới). Các quy trình thiết lập tín hiệu RAS# trong cả hoạt động tái tạo và đọc/ghi đều giống nhau.
Để hoàn thành việc trên, tùy chọn là "RAS# Precharge/Refresh" với các giá trị "3T/4T" và "4T/5T". Tùy chọn này đặt cả thời gian pha chuẩn bị và tổng thời gian hoạt động của tín hiệu RAS# cho chu kỳ tái tạo.
Phương pháp làm mới DRAM
Tùy chọn để thiết lập phương pháp tái tạo. Tùy chọn này cũng có thể được gọi là "Loại làm mới", "Loại làm mới DRAM", "Chế độ làm mới DRAM" hoặc "Chọn loại làm mới". Đối với bất kỳ biến thể nào, tùy chọn, theo quy tắc, chỉ chứa hai tham số trong số các tham số có thể có. Chúng tôi trình bày toàn bộ chuỗi có thể có: “CAS trước RAS” (hoặc “CAS-RAS”), “Chỉ RAS”, “RAS# Trước CAS#”, “Bình thường”, “Ẩn”.
Thời gian làm mới DRAM
Đặt khoảng thời gian (tần số lặp lại) cần thiết để tái tạo bộ nhớ, phù hợp với thông số kỹ thuật của mô-đun bộ nhớ. Trong các phiên bản BIOS mới nhất, tùy chọn này có thể không xuất hiện, mặc dù sự hiện diện của nó trong hệ thống hiện đại vẫn cho phép bạn tối ưu hóa quá trình tái tạo. Trước đây, tùy chọn này mang đến cho người dùng nhiều khả năng sáng tạo: tùy thuộc vào phiên bản BIOS và nhà sản xuất, chipset và mô-đun bộ nhớ. Tùy chọn này cũng có thể được gọi là "Thời gian chu kỳ làm mới (chúng tôi)", "Thời gian chu kỳ làm mới DRAM", "Tốc độ làm mới bộ nhớ", "Chọn tốc độ làm mới DRAM", "Tốc độ làm mới DRAM", "Tốc độ làm mới SDRAM" hoặc đơn giản là "DRAM Làm cho khỏe lại". Dưới đây là danh sách một phần các giá trị mà người dùng có thể gặp phải:
“Dành cho xe buýt 50 MHz”, “Dành cho xe buýt 60 MHz”, “Dành cho xe buýt 66 MHz”, “Đã tắt” (tùy chọn bất thường này được tìm thấy trong hệ thống trên i430FX),
"50/66 MHz", "60/60 MHz", "66/66 MHz",
"15 chúng tôi", "30 chúng tôi", "60 chúng tôi", "120 chúng tôi",
"Đã tắt" (hoặc "Không làm mới"), "15,6 chúng tôi", "31,2 chúng tôi", "62,4 chúng tôi", "124,8 chúng tôi", "249,6 chúng tôi",
"15,6 chúng tôi", "31,2 chúng tôi", "62,4 chúng tôi", "125 chúng tôi", "250 chúng tôi",
"15,6 chúng tôi", "62,4 chúng tôi", "124,8 chúng tôi", "187,2 chúng tôi",
"1040 Đồng hồ", "1300 Đồng hồ",
"15,6 us", "7,9 us", "FR 128 CLKs" (rõ ràng là chúng ta đang nói về tần số - "tần số"),
"Đã tắt", "Bình thường",
"Nhanh", "Chậm",
"Nhanh hơn chậm hơn",
"Đã tắt" (tiêu chuẩn 15,6 µs được đặt), "Đã bật" (tương ứng với việc tăng gấp đôi tần số).
Cần lưu ý rằng bộ nhớ được tái tạo càng ít thường xuyên thì hệ thống càng hoạt động hiệu quả hơn. Nhưng nếu có những vi phạm rõ ràng trong hoạt động của hệ thống thì tần suất cập nhật phải được tăng lên. Không nên sử dụng giá trị "Đã tắt" xuất hiện trong một số phiên bản. Nếu không, bạn có thể sẽ mất thông tin trong bộ nhớ. Và cuối cùng, nếu người dùng nhìn thấy trên màn hình trước mặt mình toàn bộ chuỗi giá trị để lựa chọn, điều này có thể có nghĩa là chipset bao gồm một thanh ghi cấu hình đặc biệt trong đó ba chữ số (hoặc ít hơn) được “cung cấp” cho sự kết hợp có thể có của tần số đã đặt.
Ngoài những điều trên, chúng ta hãy xem xét thêm một số tùy chọn và chipset mà chúng đã được triển khai:
"Thời gian tốc độ làm mới DRAM" (SIS530) - "15,6 chúng tôi", "7,8 chúng tôi", "3,9 chúng tôi",
"Tốc độ làm mới" (AMD751) - "20,4 chúng tôi", "15,3 chúng tôi", "10,2 chúng tôi", "5,1 chúng tôi".
Tùy chọn "Chọn chế độ làm mới", mặc dù có một số điểm không nhất quán về tên, nhưng đã đề xuất các giá trị "7,8?giây", "15,6?giây", "64?giây" và tùy chọn "Khoảng thời gian làm mới" - "7,8?giây ", "15,6?giây" giây", "31,2 ?giây", "64 ?giây", "128 ?giây".
Đây là nơi, một mặt, có thể nảy sinh sự khác biệt tưởng tượng, mặt khác, một số hiểu lầm về bản chất của các lựa chọn được đưa ra. Rốt cuộc, tên của các tùy chọn bao gồm “tần số”, “thời gian”, “khoảng thời gian” và “thời gian chu kỳ”. Vì vậy, cần phải làm rõ thêm.
Rõ ràng là không thể tái tạo tất cả bộ nhớ động cùng một lúc. Cũng có thể chấp nhận được khi nói về việc tái tạo ma trận bộ nhớ theo từng hàng (xem phần trên để biết điều này). Sau đó, bạn có thể giới thiệu hai khái niệm cùng một lúc. Đầu tiên là khoảng thời gian giữa việc tái tạo, ví dụ như các dòng liền kề. Thứ hai là thời điểm của chu kỳ tái sinh đầy đủ, tức là. thời gian sau đó vạch xuất phát có điều kiện sẽ cần được tạo lại. Một chip nhớ "thông thường" chứa 4096 dòng. Có thể khẳng định tổng thời gian chu kỳ tái sinh là 64 ms (một trong những tiêu chuẩn JEDEC). Và sau đó khoảng thời gian tái sinh được đề cập (thời gian) là:
64000: 4096 = 15,6 giây.
Điều này có nghĩa là cứ sau 15,6 µs bộ điều khiển bộ nhớ sẽ bắt đầu một chu kỳ làm mới cho một dòng bộ nhớ. Và giá trị này là điển hình cho cùng một mô-đun DIMM có dung lượng 128 Mbit trở xuống. Nếu chúng ta đang nói về các mô-đun có dung lượng từ 256 Mbit trở lên thì số dòng sẽ là 8192 và khoảng thời gian tái tạo sẽ là 7,8 giây, do duy trì tổng thời gian chu kỳ là 64 ms. Nếu hệ thống sử dụng các mô-đun có công suất khác nhau thì đặc tính thời gian tái tạo được đặt theo mô-đun có công suất lớn hơn, tức là. với tần số cao hơn.
Cần lưu ý rằng trong nhiều trường hợp, các mô-đun bộ nhớ được sử dụng trước đây có thể kéo dài chu kỳ tái tạo, tức là. tăng khoảng thời gian của nó, do đó tăng nhẹ hiệu suất hệ thống.
Và tất nhiên, bức tranh sẽ không trọn vẹn nếu chúng ta không nhớ DRAM RAMBUS. Chúng tôi sẽ không đi sâu vào chi tiết về kiến trúc của loại bộ nhớ này; chúng tôi sẽ chỉ nhắc lại rằng cấu trúc và tổ chức của ngân hàng bộ nhớ có bản chất là đa kênh. Hơn nữa, mỗi kênh dữ liệu là một bus chỉ rộng một (!) byte. Nhưng nhờ có đường dẫn hiệu suất cao, đường trục nội bộ tốc độ cao được đồng bộ hóa bằng bộ tạo xung nhịp của chính nó, băng thông bus bộ nhớ đã được tăng lên 3,2 GB/giây. Chà, bây giờ tùy chọn là “Tốc độ làm mới RDRAM, Kênh N” và các giá trị của nó: “Không làm mới”, “1,95 chúng tôi”, “3,9 chúng tôi”, “7,8 chúng tôi”.
Hàng đợi làm mới DRAM
Khi được bật, tùy chọn này cho phép sử dụng phương pháp làm mới bộ nhớ hiệu quả hơn. Thực tế là chipset có khả năng tạo ra một chuỗi các yêu cầu cập nhật bộ nhớ cho đến khi bus bộ xử lý sẵn sàng thực hiện thao tác tiếp theo. Ở đây chúng ta đang nói về việc sử dụng chế độ đường ống cho các yêu cầu tái tạo bộ nhớ. "Đã bật" thường cho phép xếp hàng đợi 4 yêu cầu tái tạo bộ nhớ. Đặt thành "Đã tắt" có nghĩa là vô hiệu hóa đường ống, điều này làm giảm hiệu quả một cách tự nhiên và khiến tất cả các chu trình tái tạo được thực hiện theo mức độ ưu tiên yêu cầu hoặc theo các phương pháp được nêu trong các tùy chọn khác.
Chế độ này phải luôn được kích hoạt. "Đã bật" cũng được đặt theo mặc định. Một điều kiện! Các mô-đun bộ nhớ đã cài đặt phải hỗ trợ thuộc tính này; hầu hết các loại bộ nhớ hiện đại đều hỗ trợ phương pháp này. Hơn thế nữa! Việc sử dụng phương pháp tái tạo hiệu quả như vậy phụ thuộc vào cả việc triển khai các chức năng đó của chipset và phiên bản BIOS. Ở dạng “người dùng” rõ ràng như vậy, tùy chọn này được tìm thấy trong “AMI BIOS”.
Tùy chọn này cũng có thể được gọi là "Hàng đợi làm mới DRAM".
Độ sâu hàng đợi làm mới DRAM
Tùy chọn này cho phép bạn đặt mức độ ("độ sâu") của đường ống, tức là số bước băng tải có thể. Con số này càng cao thì càng có nhiều yêu cầu tái tạo hiện đang được xử lý. Các giá trị có thể, tất nhiên phụ thuộc vào việc triển khai và khả năng ở trên, là:
"0" (tương đương với "Đã tắt"), "4", "8", "12" (mặc định).
Tùy chọn này cũng có thể được gọi là "Làm mới độ sâu hàng đợi".
Làm mới mở rộng
- (tái sinh mở rộng). Việc giới thiệu (cùng một lúc) tùy chọn này trong BIOS ngụ ý việc sử dụng các chip EDO đặc biệt. Quá trình tái tạo nội dung của các ô EDO DRAM bắt đầu xảy ra sau mỗi 125 μs chứ không phải cứ sau 15,6 μs như với quá trình tái tạo tiêu chuẩn. Điều này làm tăng nhẹ hiệu suất bộ nhớ tổng thể.
Làm mới DRAM nhanh
- (tái tạo DRAM nhanh). Bộ điều khiển bộ nhớ cung cấp hai chế độ tái tạo bộ nhớ: tiêu chuẩn (Bình thường) và ẩn (Ẩn). Ở mỗi chế độ, đèn nhấp nháy CAS được đặt trước tín hiệu RAS, tuy nhiên, ở chế độ “Bình thường”, một chu kỳ bộ xử lý bổ sung được phân bổ cho mỗi xung nhấp nháy. Đây là một phương pháp cập nhật bộ nhớ cũ và do đó, nên đặt giá trị của tham số này thành "Ẩn", giúp tăng tốc độ và hiệu quả cao hơn (xem bên dưới), cũng do thực tế là đèn CAS có thể không được đặt - nó có thể bị "ẩn".
Làm mới ẩn
- (tái sinh ẩn). Khi được đặt thành "Đã tắt", bộ nhớ sẽ được tạo lại bằng phương pháp IBM AT, sử dụng các chu kỳ bộ xử lý cho mỗi lần tái tạo. Khi tùy chọn "Làm mới ẩn" được đặt thành "Đã bật", bộ điều khiển bộ nhớ sẽ "tìm kiếm" thời điểm thuận tiện nhất để làm mới, bất kể chu kỳ CPU. Trong trường hợp này, quá trình tái tạo xảy ra đồng thời với việc truy cập bộ nhớ thông thường. Thuật toán tái tạo bộ nhớ có nhiều biến số: các chu kỳ tái tạo được cho phép trong các dãy bộ nhớ hiện không được bộ xử lý trung tâm sử dụng, thay vì hoặc cùng với các chu kỳ tái tạo thông thường được thực hiện mỗi lần (cứ sau 15 mili giây) tại một thời điểm ngắt nhất định (DRQ0), do bộ hẹn giờ gây ra. và được bắt đầu bằng quá trình tái tạo mạch.
Quá trình tái tạo yêu cầu tối đa 4 ms mỗi lần. Trong 4 ms này, cứ khoảng 16 ms thì một chu kỳ tái tạo sẽ tái tạo 256 dòng bộ nhớ (các đặc điểm dành cho mô-đun bộ nhớ dung lượng thấp được đưa ra ở đây trở lên). Mỗi chu kỳ tái tạo mất thời gian bằng hoặc ít hơn một chu kỳ đọc bộ nhớ, bởi vì Tín hiệu CAS không cần thiết để tái tạo.
"Làm mới ẩn" được đặc trưng bởi tốc độ và hiệu quả tối đa, ít gián đoạn nhất đối với hoạt động của hệ thống và ít làm giảm hiệu suất nhất, đồng thời cho phép bạn duy trì trạng thái bộ nhớ trong khi hệ thống ở chế độ "tạm dừng". Chế độ này nhanh hơn "Burst Refresh". Nhưng sự hiện diện của chức năng này trong BIOS không có nghĩa là nó sẽ được triển khai. Sau khi đặt tùy chọn thành "Đã bật", bạn nên kiểm tra kỹ chức năng của máy tính. Một số mô-đun bộ nhớ cho phép bạn sử dụng "Làm mới ẩn", một số thì không. Trong hầu hết các trường hợp, nên đặt thành "Đã bật".
Làm mới tốc độ cao
Với tùy chọn này, chipset sẽ tái tạo bộ nhớ chính nhanh hơn. Đúng, hiệu quả của cài đặt này ít hơn nhiều so với việc bật "Làm mới chậm". Chế độ tái sinh sau là thích hợp hơn. Ngoài ra, chức năng này không được hỗ trợ bởi tất cả các chip nhớ.
Làm mới ISA
Tùy chọn bật/tắt tính năng tái tạo bộ nhớ cho bus ISA. Tùy chọn này không còn được nhìn thấy ở dạng này ngay cả trong những năm cuối cùng của sự tồn tại của bus ISA.
Thời gian làm mới ISA
Đặt tần số để tái tạo bus ISA. Phạm vi giá trị có thể có: "15 us", "30 us", "60 us", "120 us".
Loại làm mới ISA
Tùy chọn thiết lập phương thức tái tạo bộ nhớ cho bus ISA. Các giá trị tham số có thể có: "Bình thường" và "Ẩn". Một tùy chọn tương tự có tên "Chế độ làm mới bus ISA" có thể cung cấp các giá trị khác: "Chậm" và "Nhanh".
PCI-to-DRAM RAS# Nạp tiền
Chủ đề “sạc trước” đã được chúng tôi nắm vững đầy đủ, vì vậy chúng tôi chỉ cần nói ngắn gọn về mục đích của tùy chọn này - cài đặt thời gian “sạc trước” của nhấp nháy RAS# trong chu kỳ ghi bus PCI vào bộ nhớ động chính. Giá trị tùy chọn: "2T", "3T".
Nạp tiền RAS @Access End
Khi chọn "Đã bật", đèn nhấp nháy RAS# vẫn hoạt động ở cuối quá trình "nạp lại". Nếu được đặt thành "Đã tắt", RAS# sẽ được đặt ở trạng thái thụ động (mức cao).
Hết thời gian RAS
Khi được đặt thành "Đã tắt", chu trình tái tạo bộ nhớ động được thực hiện ở chế độ tiêu chuẩn, tức là. cứ sau 15,6 µs. Một chu trình tái tạo bộ nhớ bổ sung được chèn vào khi chọn "Đã bật".
Độ trễ lệnh tham chiếu/hành động
- (đặt độ trễ cho chu kỳ đọc/ghi). Tham số chọn thời gian trễ giữa thời điểm kết thúc chu kỳ tái tạo và thời điểm bắt đầu chu kỳ đọc hoặc ghi. Tùy chọn có thể nhận các giá trị sau: "5T", "6T" (mặc định), "7T", "8T".
Hệ thống trên bộ SIS530 cung cấp một tùy chọn có tên "DRAM Refresh/Active Delay" với các giá trị thận trọng hơn một chút: "9T", "8T", "7T", "6T". Một chipset cao cấp hơn (SIS540) đã giới thiệu hai tùy chọn: "Độ trễ DRAM REF/ACT" ("10T", "9T") và "Độ trễ DRAM ACT/REF " ("10T", "9T", "8T "). Rõ ràng là tùy chọn cuối cùng nhằm chọn độ trễ cho chế độ tái tạo sau khi kết thúc chu kỳ đọc/ghi. Tất nhiên, giá trị nhỏ hơn sẽ thích hợp hơn. Tùy chọn này không còn được tìm thấy trong các hệ thống hiện đại.
Làm mới trong chu kỳ PCI
Một tùy chọn cho phép/ngăn chặn việc tái tạo bộ nhớ trong chu kỳ đọc/ghi trên bus PCI. Có thể nhận các giá trị:
"Đã bật" - được phép,
"Khuyết tật" - bị cấm.
Làm mới xác nhận RAS#
- (thiết lập khoảng thời gian hoạt động tín hiệu RAS). Tham số này đặt thời lượng của tín hiệu RAS (trong đồng hồ bus hệ thống) cho chu kỳ tái tạo. Giá trị thấp hơn sẽ cải thiện hiệu suất hệ thống. Nhưng vì các giá trị được chấp nhận được xác định bởi chất lượng của bộ nhớ và chipset nên việc cài đặt chúng phải được tiếp cận một cách thận trọng. Có thể lấy các giá trị sau: "4T" (hoặc "4 CLks"), "5T" (hoặc "5 CLks"). Có thể có những ý nghĩa khác.
Tùy chọn này cũng có thể được gọi là "Làm mới xác nhận", "Làm mới thời gian hoạt động RAS" hoặc "Làm mới độ rộng xung RAS".
Làm mới giá trị
Tùy chọn này đặt hệ số nhân tần số tái tạo. Giá trị thấp hơn sẽ tăng hiệu suất hệ thống bằng cách giảm tần suất tái tạo. Nhưng đồng thời, phương án tối ưu chỉ có thể đạt được thông qua thử nghiệm thực nghiệm. Các giá trị tùy chọn có thể được chọn từ phạm vi sau: 1, 2, 4, 8, 16. Đôi khi có thể tìm thấy giá trị 0,5. Tùy chọn này đã không có sẵn trong một thời gian dài.
Tùy chọn này có thể được gọi là "Làm mới bộ chia".
Làm mới khi CPU giữ
Một tùy chọn khá lỗi thời đề xuất tái tạo ("Đã bật") hoặc không tái tạo ("Đã tắt") trong khi tạm dừng bộ xử lý.
Giới hạn nhàn rỗi SDRAM
Tùy chọn này đặt số chu kỳ chờ "trống" trước khi sạc lại các mô-đun SDRAM. Cài đặt tối ưu sẽ cải thiện hiệu suất chu trình đọc/ghi bằng cách điều chỉnh khoảng thời gian mà ngân hàng bộ nhớ có thể "trống" trước khi sạc lại, tức là. trước khi ghi lại nội dung bộ nhớ vào các ô. Tuy nhiên, cài đặt này không thể hoạt động như một sự chậm trễ trong chu trình tái tạo.
Việc giảm số chu kỳ xung nhịp từ 8 (mặc định) xuống 0 có nghĩa là ngân hàng bộ nhớ SDRAM sẽ được tái tạo ngay lập tức ngay khi bộ điều khiển bộ nhớ đưa ra yêu cầu hợp lệ. Nếu bạn tăng "Giới hạn nhàn rỗi SDRAM" từ 8 chu kỳ xung nhịp trở lên, việc sạc lại ngân hàng sẽ bị trễ lâu hơn, do đó làm tăng thời gian "lưu trữ" thông tin từ bộ nhớ trong các mạch bên trong. Lệnh đọc/ghi nhận được vào thời điểm này sẽ được thực thi ngay lập tức. Vậy thì chúng ta phải thừa nhận rằng hiệu quả của bộ nhớ sẽ tăng lên khi ngân hàng “trống” trong thời gian dài hơn. Nhưng luôn có một NHƯNG! Các mạch sạc bên trong không lưu trữ tất cả các hàng của dãy bộ nhớ mà chỉ lưu trữ hàng được tái tạo. Do đó, một yêu cầu đến, chẳng hạn như đọc một dòng nhất định, chắc chắn sẽ không “đạt điểm” và hệ thống sẽ phải đợi quá trình tái tạo hoàn tất, đặc biệt nếu giá trị tham số quá cao.
Về cơ bản, bạn phải chọn giữa các giá trị trong khoảng từ 0 đến 8 chu kỳ xung nhịp, tuy nhiên, trong phạm vi phiên bản BIOS cho phép. Tất nhiên, cài đặt như vậy đòi hỏi phải có sự xác minh thực nghiệm nghiêm túc. Vì vậy, nếu có thể kiểm soát được tần suất tái tạo thì tốt hơn hết bạn nên chặn tùy chọn này. Các chuyên gia giàu kinh nghiệm có thể được khuyến nghị “chơi” với hai đặc điểm.
Tùy chọn này có thể được gọi là "Bộ đếm thời gian nhàn rỗi DRAM". Các tùy chọn này cung cấp hai phạm vi giá trị:
"Đã tắt", "0 chu kỳ", "8 chu kỳ", "12 chu kỳ", "16 chu kỳ", "24 chu kỳ", "32 chu kỳ", "48 chu kỳ",
"0 đồng hồ", "2 đồng hồ", "4 đồng hồ", "8 đồng hồ", "10 đồng hồ", "12 đồng hồ", "16 đồng hồ", "32 đồng hồ".
Những lựa chọn như vậy là khá hiếm. Nhưng hệ thống trên chipset AMD751 khá hiện đại cung cấp hai cái cùng một lúc:
"Giới hạn nạp trước khi không hoạt động" với một hàng "0 chu kỳ", "8 chu kỳ", "12 chu kỳ", "16 chu kỳ", "24 chu kỳ", "32 chu kỳ", "48 chu kỳ" và "Không nạp trước khi không hoạt động" và "Giới hạn nhàn rỗi cao" bổ sung với các giá trị "Đã tắt"/"Đã bật". Tùy chọn cuối cùng cho phép hoặc vô hiệu hóa việc chèn đồng hồ chờ bổ sung.
Kiểm soát nạp trước SDRAM
- (Điều khiển sạc trước SDRAM). Tùy chọn này xác định liệu việc “nạp trước” SDRAM được điều khiển bởi bộ xử lý trung tâm hay chính SDRAM. Trong một số phiên bản BIOS, tùy chọn này có thể được gọi (được hiểu) là "Chính sách đóng trang SDRAM" ("phương pháp đóng trang SDRAM" - xem thêm ở phần tiếp theo). Nếu tùy chọn này bị tắt ("Đã tắt") thì tất cả các chu kỳ của bộ xử lý sang SDRAM sẽ được hoàn thành bằng "Lệnh nạp trước tất cả các ngân hàng" trong giao diện bộ nhớ SDRAM, giúp cải thiện độ ổn định nhưng làm giảm hiệu suất bộ nhớ. Nếu tùy chọn này là "Đã bật", thì quá trình sạc sơ bộ sẽ do chính các chip bộ nhớ kiểm soát. Điều này làm giảm số lần nạp trước SDRAM và tăng đáng kể số chu kỳ từ CPU sang SDRAM trước khi cần tái tạo bộ nhớ. Điều này chắc chắn cải thiện hiệu suất hệ thống tổng thể, nhưng có thể ảnh hưởng đến sự ổn định của hệ thống.
Làm mới SDRAM
Tùy chọn để chọn phương pháp tái tạo cho bộ nhớ SDRAM. Các tùy chọn có thể có: "Nối tiếp" (tìm kiếm tuần tự các hàng trong quá trình tái tạo) và "Đồng thời" (tái tạo đồng thời). Khi xem xét tùy chọn "Làm mới liên tục", những nhược điểm của việc tạo lại hàng loạt, trong đó các yêu cầu tái tạo được thu thập vào một gói duy nhất, đã được lưu ý. Các hàng được "nạp lại" ngay lập tức, nhưng cho đến khi quá trình tái tạo hoàn tất, bạn sẽ không thể truy cập vào bus bộ nhớ. Do đó, có thể nói về cách cài đặt tối ưu cho một hệ thống cụ thể sau các thử nghiệm thử nghiệm.
Tùy chọn này đã được chú ý trong các hệ thống được xây dựng trên SIS620, SIS600 và một số chipset khác.
Tự làm mới
Tùy chọn bật chế độ "tự phục hồi" của bộ nhớ chính (nếu được đặt thành "Đã bật"). Chế độ này được mô tả chi tiết ở trên trong bài viết giới thiệu.
Tùy chọn này còn có thể được gọi là "Tự làm mới EDO/FPM DRAM".
Làm mới chậm (1:4)
- (tái sinh chậm). Khi tùy chọn này được bật (“Đã bật”), mạch tái tạo sẽ tái tạo bộ nhớ ít thường xuyên hơn 4 lần (64 μs so với 16) so với ở chế độ bình thường. Thiết lập này cải thiện hiệu suất hệ thống bằng cách giảm xung đột giữa CPU và mạch tái tạo, nhưng không phải tất cả các loại DRAM đều có thể hỗ trợ các chu kỳ như vậy (trong trường hợp đó sẽ xảy ra lỗi chẵn lẻ hoặc sự cố hệ thống). Sau đó, bạn cần đặt giá trị thành "Đã tắt". Tùy chọn này đã có lúc trở nên phổ biến với sự phát triển của một loại PC như “máy tính xách tay” (PC du lịch), như một chức năng tiết kiệm năng lượng. Trong các hệ thống hiện đại, tùy chọn này ngày càng trở nên ít phổ biến hơn.
Đã có lúc người ta tin rằng việc sử dụng “tái tạo chậm” sẽ khá hiệu quả khi sử dụng các card mở rộng ISA 16-bit hoạt động ở chế độ “bus master”. Vì bản thân thẻ ISA có thể bắt đầu yêu cầu tái tạo nên rõ ràng là "tái tạo chậm" sẽ ít gây gián đoạn hơn cho việc truyền dữ liệu qua các kênh DMA.
Tùy chọn này cũng có thể được gọi là "Làm mới chậm DRAM", "Làm mới chậm" hoặc "Bật làm mới chậm".
Tùy chọn này cũng có thể được gọi là "Bộ chia làm mới bộ nhớ chậm". Nhưng tùy chọn này đặt ước số cho quá trình tái tạo chậm: 1, 4, 16 hoặc thậm chí 64. Đặt giá trị lớn nhất, tức là. Chỉ có bộ nhớ đặc biệt mới có thể giảm tần số tái tạo đến mức tối đa.
Làm mới so le
Một kiểu tái sinh khó dịch, kiểu như "tái sinh lăn". Nhưng thuật ngữ khó hiểu này đề cập đến việc tái tạo “bàn cờ”. Như bạn đã biết, việc tái tạo được thực hiện tuần tự trên các ngân hàng bộ nhớ, với việc tìm kiếm tuần tự các hàng. Nhưng nếu có một số ngân hàng bộ nhớ và tùy chọn này được bật, các ngân hàng bộ nhớ sẽ được tạo lại đồng thời nhưng có sự thay đổi trong tìm kiếm dòng.
Kiểu tái tạo này cho phép bạn giảm bớt mức tiêu thụ tăng vọt của các mô-đun bộ nhớ, cân bằng dòng điện trong các quá trình chuyển đổi khác nhau. Vì dòng điện tăng vọt đã giảm nên việc tái tạo như vậy có hiệu quả trong việc giảm nhiễu.
Với tùy chọn hơi lỗi thời này, có thể đặt khoảng thời gian giữa các dòng được làm mới, được đo bằng chu kỳ xung nhịp hệ thống (0T, 1T, 2T, 3T, 4T, 5T, 6T, 7T). Đặt nó thành "0" cho phép tất cả các hàng trong ngân hàng được tạo lại cùng một lúc. Tuy nhiên, tùy chọn này cũng có thể cung cấp tập hợp giá trị thông thường: “cho phép ứng dụng”/“từ chối” (“Đã bật” và “Đã tắt”).
Tùy chọn này cũng có thể được gọi là "Làm mới Stagger" hoặc "DRAM Refresh Stagger By".
Bộ nhớ truy cập ngẫu nhiên (RAM) là một phần không thể thiếu của hệ thống vi xử lý cho nhiều mục đích khác nhau. RAM được chia thành hai loại: tĩnh và động. Trong RAM tĩnh, thông tin được lưu trữ bằng flip-flop và trong RAM động, thông tin được lưu trữ bằng các tụ điện có công suất khoảng 0,5 pF. Thời lượng lưu trữ thông tin trong RAM tĩnh không bị giới hạn, trong khi ở RAM động, nó bị giới hạn bởi thời gian tự phóng điện của tụ điện, điều này đòi hỏi các phương tiện tái tạo đặc biệt và thời gian bổ sung dành cho quá trình này.
Về mặt cấu trúc, bất kỳ RAM nào cũng bao gồm hai khối - ma trận các phần tử lưu trữ và bộ giải mã địa chỉ. Vì lý do công nghệ, ma trận thường có giải mã hai tọa độ của địa chỉ - theo hàng và cột. Trong bộ lễ phục. Hình 9.45 cho thấy ma trận của SRAM 16-bit. Ma trận bao gồm 16 ô nhớ mem_i, sơ đồ được hiển thị trong Hình. 9,46. Mỗi ô nhớ được đánh địa chỉ bằng các đầu vào X, Y bằng cách chọn các dòng địa chỉ bằng bộ giải mã dọc theo các dòng AxO...Ax3 và các cột AyO...AyZ (xem Hình 9.45) và cung cấp một tín hiệu logic dọc theo các dòng đã chọn. Trong trường hợp này, phần tử AND hai đầu vào (U1) được kích hoạt trong ô nhớ đã chọn, chuẩn bị các mạch để đọc và ghi thông tin trên các bus bit DIO...DI3 đầu vào hoặc đầu ra DOO...D03. Tín hiệu cho phép phát địa chỉ là CS (chọn chip), được đưa đến đầu vào kích hoạt của bộ đếm địa chỉ (Addr_cnt) hoặc cùng đầu vào của bộ giải mã được kết nối với đầu ra của bộ đếm.
Khi ghi vào ô nhớ (xem Hình 9.46), 1 hoặc 0 được đặt trên bus bit tương ứng, tín hiệu 1 được đặt ở đầu vào WR/RD và sau khi kết nối bộ đếm hoặc bộ giải mã địa chỉ với tín hiệu CS, các phần tử 2I U1, U2 được kích hoạt. Cạnh dương của tín hiệu có phần tử U2 được cung cấp cho đầu vào đồng hồ của D-flip-flop U4, do đó 1 hoặc 0 được ghi trong đó, tùy thuộc vào mức tín hiệu tại đầu vào D của nó.
Khi đọc từ một ô nhớ, đầu vào WR/RD" được đặt thành 0 và các phần tử U1, U3, U5 được kích hoạt và tín hiệu cho phép được gửi đến đầu vào OUTPUT ENABLE của phần tử đệm U6, do đó tín hiệu từ đầu ra Q của D-flip-flop được truyền đến bus bit DOO...D03 Để kiểm tra chức năng của ô nhớ, một bộ tạo từ được sử dụng (Hình 9.47).
Các thiết bị lưu trữ tĩnh hiện đại được đặc trưng bởi hiệu suất cao và được sử dụng ở mức độ hạn chế trong các hệ thống vi xử lý do giá thành tương đối cao. Trong những hệ thống như vậy, chúng chỉ được sử dụng như cái gọi là bộ nhớ đệm. Bộ nhớ đệm (dự trữ) dùng để chỉ bộ nhớ đệm tốc độ cao giữa bộ xử lý và bộ nhớ chính, dùng để bù đắp một phần sự khác biệt về tốc độ của bộ xử lý và bộ nhớ chính - dữ liệu được sử dụng thường xuyên nhất được lưu trữ trong đó. Khi bộ xử lý truy cập vào ô nhớ lần đầu tiên, nội dung của nó sẽ được sao chép song song vào bộ nhớ đệm và nếu được truy cập lại, nó có thể được truy xuất từ bộ nhớ đệm với tốc độ cao hơn nhiều. Khi ghi vào bộ nhớ, thông tin sẽ vào bộ đệm và được sao chép đồng thời vào bộ nhớ (sơ đồ Ghi qua) hoặc được sao chép sau một thời gian (sơ đồ Ghi lại). Với tính năng ghi lại, còn được gọi là ghi qua bộ đệm, thông tin sẽ được sao chép vào bộ nhớ trong chu kỳ xung nhịp trống đầu tiên và với tính năng ghi chậm (Ghi trễ) - khi không còn chỗ trống để đặt một giá trị mới vào bộ nhớ đệm; trong trường hợp này, dữ liệu tương đối hiếm khi được sử dụng sẽ bị buộc đưa vào RAM chính. Sơ đồ thứ hai hiệu quả hơn nhưng cũng phức tạp hơn do cần duy trì tính nhất quán giữa nội dung của bộ đệm và bộ nhớ chính.
Bộ nhớ đệm bao gồm một vùng dữ liệu được chia thành các khối (dòng), là các đơn vị thông tin cơ bản khi bộ đệm hoạt động và vùng thẻ mô tả trạng thái của các dòng (rảnh, bận, được đánh dấu để ghi bổ sung, v.v.). Về cơ bản, hai sơ đồ tổ chức bộ nhớ đệm được sử dụng: ánh xạ trực tiếp, khi mỗi địa chỉ bộ nhớ chỉ có thể được lưu vào bộ nhớ đệm bằng một dòng (trong trường hợp này, số dòng được xác định bởi các bit thứ tự thấp của địa chỉ) và kết hợp ra-way, khi mỗi địa chỉ có thể được lưu trữ trong một số dòng. Bộ nhớ đệm kết hợp phức tạp hơn nhưng cho phép lưu dữ liệu vào bộ nhớ đệm linh hoạt hơn; Phổ biến nhất là hệ thống bộ nhớ đệm bốn liên kết.
Bộ vi xử lý 486 trở lên cũng có bộ đệm trong 8...16 KB. Nó cũng được chỉ định là Sơ cấp (chính) hoặc LI (Cấp I - cấp một) trái ngược với cấp bên ngoài (Bên ngoài), nằm trên bảng và được chỉ định là Thứ cấp (thứ cấp) hoặc L2. Trong hầu hết các bộ xử lý, bộ đệm trong hoạt động theo sơ đồ ghi trực tiếp, nhưng trong 486 (bộ xử lý Intel P24D và DX4-100, AMD DX4-120, 5x86 mới nhất) và Pentium, nó cũng có thể hoạt động với chế độ ghi lười. Loại thứ hai yêu cầu sự hỗ trợ đặc biệt từ phần bo mạch chủ để khi trao đổi qua DMA (truy cập bộ nhớ trực tiếp tới các thiết bị đầu vào/đầu ra), tính nhất quán của dữ liệu trong bộ nhớ và bộ đệm trong có thể được duy trì. Bộ xử lý Pentium Pro cũng có bộ đệm L2 tích hợp 256 hoặc 512 KB.
Trong các hệ thống vi xử lý, RAM động có tụ điện lưu trữ, rất linh hoạt, thường được sử dụng làm RAM. Chúng tôi cung cấp dữ liệu về các loại RAM phổ biến nhất.
Trong bộ nhớ động, các tế bào được tạo ra trên cơ sở các vùng có tích lũy điện tích, chiếm diện tích nhỏ hơn nhiều so với flip-flop và thực tế không tiêu tốn năng lượng khi lưu trữ thông tin. Khi một bit được ghi vào ô như vậy, một điện tích sẽ được hình thành trong đó, tồn tại trong vài mili giây; Để duy trì vĩnh viễn điện tích của tế bào, cần phải tái tạo (viết lại) nội dung của nó. Các ô của chip nhớ động cũng được tổ chức dưới dạng ma trận hình chữ nhật; Khi truy cập vào một vi mạch, địa chỉ hàng ma trận trước tiên được cung cấp cho đầu vào của nó, kèm theo tín hiệu RAS (Nhấp nháy địa chỉ hàng), sau đó, sau một thời gian, địa chỉ cột được cung cấp, kèm theo tín hiệu CAS (Nhấp nháy địa chỉ cột). Mỗi lần truy cập một ô, tất cả các ô của hàng đã chọn sẽ được tạo lại, do đó, để tạo lại hoàn toàn ma trận, chỉ cần lặp qua các địa chỉ hàng là đủ. Các ô nhớ động có tốc độ tương đối thấp (hàng chục - hàng trăm nano giây), nhưng mật độ riêng cao (khoảng vài megabyte cho mỗi trường hợp) và mức tiêu thụ điện năng thấp hơn.
RAM thông thường thường được gọi là không đồng bộ, vì việc thiết lập địa chỉ và cung cấp tín hiệu điều khiển có thể được thực hiện vào những thời điểm tùy ý; chỉ cần quan sát mối quan hệ thời gian giữa các tín hiệu này. Chúng bao gồm cái gọi là khoảng bảo vệ cần thiết để thiết lập tín hiệu. Ngoài ra còn có các loại bộ nhớ đồng bộ nhận tín hiệu đồng hồ bên ngoài, các xung của chúng được liên kết chặt chẽ với thời điểm gửi địa chỉ và trao đổi dữ liệu; chúng cho phép sử dụng nhiều hơn đường ống nội bộ và chặn truy cập.
FPM DRAM (DRAM chế độ trang nhanh - bộ nhớ động với khả năng truy cập trang nhanh), đã được sử dụng tích cực gần đây. Bộ nhớ truy cập trang khác với bộ nhớ động thông thường ở chỗ, sau khi chọn một hàng ma trận và giữ tín hiệu RAS, nó cho phép nhiều cài đặt địa chỉ cột được kiểm soát bởi tín hiệu CAS, cũng như tái tạo nhanh chóng theo “CAS trước RAS” cơ chế. Cách đầu tiên cho phép bạn tăng tốc độ truyền khối khi toàn bộ khối dữ liệu hoặc một phần của nó nằm bên trong một hàng của ma trận, được gọi là một trang trong hệ thống này và cách thứ hai cho phép bạn giảm thời gian dành cho việc tái tạo bộ nhớ.
EDO (Extends Data Out) thực chất là các chip FPM thông thường với các thanh ghi chốt dữ liệu được cài đặt ở đầu ra. Trong quá trình trao đổi trang, các vi mạch như vậy hoạt động ở chế độ đường ống đơn giản: chúng giữ nội dung của ô được chọn cuối cùng ở đầu ra dữ liệu, trong khi địa chỉ của ô được chọn tiếp theo đã được cung cấp cho đầu vào của chúng. Điều này giúp tăng tốc quá trình đọc mảng dữ liệu tuần tự khoảng 15% so với FPM. Với việc đánh địa chỉ ngẫu nhiên, bộ nhớ đó không khác gì bộ nhớ thông thường.
BEDO (Burst EDO - EDO có quyền truy cập khối) - Bộ nhớ dựa trên EDO hoạt động không phải theo chu kỳ đơn lẻ mà theo chu kỳ đọc/ghi hàng loạt. Các bộ xử lý hiện đại, nhờ vào bộ nhớ đệm bên trong và bên ngoài của các lệnh và dữ liệu, chủ yếu trao đổi các khối từ có độ rộng tối đa với bộ nhớ chính. Với bộ nhớ BEDO, không cần phải liên tục cung cấp địa chỉ liên tiếp cho đầu vào của vi mạch trong khi vẫn quan sát độ trễ thời gian cần thiết; chỉ cần chuyển đổi sang từ tiếp theo bằng một tín hiệu riêng là đủ.
SDRAM (DRAM đồng bộ - bộ nhớ động đồng bộ) - bộ nhớ truy cập đồng bộ hoạt động nhanh hơn không đồng bộ thông thường (FPM/EDO/BEDO). Ngoài quyền truy cập đồng bộ, SDRAM sử dụng phân chia nội bộ của mảng bộ nhớ thành hai ngân hàng độc lập, cho phép bạn kết hợp quyền truy cập từ một ngân hàng với việc đặt địa chỉ ở ngân hàng khác. SDRAM cũng hỗ trợ hoán đổi khối. Ưu điểm chính của SDRAM là hỗ trợ truy cập tuần tự ở chế độ đồng bộ, trong đó không cần thêm đồng hồ chờ. Với quyền truy cập ngẫu nhiên, SDRAM hoạt động ở tốc độ gần như tương đương với FPM/EDO.
PB SRAM (Pipeline Burst SRAM - bộ nhớ tĩnh có quyền truy cập đường ống khối) là một loại SRAM đồng bộ với đường ống bên trong, giúp tăng gần gấp đôi tốc độ trao đổi khối dữ liệu.
Ngoài RAM chính, thiết bị bộ nhớ còn được cung cấp thiết bị hiển thị thông tin - hệ thống hiển thị video. Bộ nhớ này được gọi là bộ nhớ video và nằm trên bo mạch bộ điều hợp video.
Bộ nhớ video được sử dụng để lưu trữ hình ảnh. Độ phân giải tối đa có thể có của card màn hình phụ thuộc vào âm lượng của nó - AxBxC, trong đó A là số pixel ngang, B - theo chiều dọc, C - số màu có thể có của mỗi pixel. Ví dụ: đối với độ phân giải 640x480x16, chỉ cần có bộ nhớ video 256 KB, đối với 800x600x256 - 512 KB, đối với 1024x768x65536 (chỉ định khác là 1024x768x64k) - 2 MB, v.v. Vì màu sắc được lưu trữ dưới dạng số nguyên bit nên số màu luôn là lũy thừa nguyên của 2 (16 màu - 4 bit, 256 - 8 bit, 64k - 16, v.v.).
Bộ điều hợp video sử dụng các loại bộ nhớ video sau.
FPM DRAM (RAM động chế độ trang nhanh - RAM động với khả năng truy cập trang nhanh) là loại bộ nhớ video chính, giống với loại được sử dụng trong bo mạch chủ. Được sử dụng tích cực cho đến năm 1996. Các chip DRAM FPM phổ biến nhất là DIP và SOJ bốn bit, cũng như SOJ mười sáu bit.
VRAM (RAM Video) là cái gọi là DRAM cổng kép hỗ trợ truy cập đồng thời bởi bộ xử lý video và bộ xử lý trung tâm của máy tính. Cho phép bạn kết hợp kịp thời việc hiển thị hình ảnh trên màn hình và xử lý hình ảnh đó trong bộ nhớ video, giúp giảm độ trễ và tăng tốc độ hoạt động.
EDO DRAM (DRAM ra dữ liệu mở rộng - RAM động với thời gian lưu giữ dữ liệu đầu ra kéo dài) - bộ nhớ với các phần tử đường ống cho phép bạn tăng tốc phần nào việc trao đổi khối dữ liệu với bộ nhớ video.
SGRAM (Synchronous Graphics RAM) là một biến thể của DRAM với khả năng truy cập đồng bộ, khi tất cả các tín hiệu điều khiển thay đổi đồng thời với tín hiệu xung nhịp hệ thống, giúp giảm độ trễ thời gian.
WRAM (RAM cửa sổ) - EDO VRAM, trong đó cửa sổ mà bộ điều khiển video truy cập được làm nhỏ hơn cửa sổ dành cho bộ xử lý trung tâm.
MDRAM (Multibank DRAM - multi-bank RAM) là một biến thể của DRAM, được tổ chức dưới dạng nhiều ngân hàng độc lập, mỗi ngân hàng có dung lượng 32 KB, hoạt động theo chế độ đường ống.
Việc tăng tốc độ bộ xử lý video truy cập bộ nhớ video, ngoài việc tăng băng thông của bộ điều hợp, còn cho phép bạn tăng tần suất tái tạo hình ảnh tối đa, giúp giảm mỏi mắt cho người vận hành.
Chip bộ nhớ có bốn đặc điểm chính - loại, kích thước, cấu trúc và thời gian truy cập. Loại cho biết bộ nhớ tĩnh hoặc động, dung lượng cho biết tổng dung lượng bộ nhớ và cấu trúc cho biết số lượng ô nhớ và chiều rộng của mỗi ô. Ví dụ: chip DIP SRAM 28/32-pin có cấu trúc 8 bit (8kx8, 16kx8, 32kx8, 64kx8, 128kx8), bộ nhớ đệm 256 KB bao gồm 8 chip 32kx8 hoặc 4 chip 64kx8 (chúng ta đang nói về vùng dữ liệu). , các chip bổ sung có thể có cấu trúc khác để lưu trữ các tính năng). Không thể cài đặt hai vi mạch 128kx8 nữa vì bạn cần một bus dữ liệu 32 bit mà chỉ có bốn vi mạch mới có thể cung cấp. Các SRAM RF phổ biến trong các gói PQFP 100 chân có cấu trúc 32-bit 32kx32 hoặc 64kx32 và được sử dụng theo cặp hoặc bốn trên bo mạch Pentium.
SIMM 30 chân có cấu trúc 8 bit và được sử dụng với hai bộ xử lý 286, 386SX và 486SLC và bốn bộ xử lý 386DX, 486DLC và 486DX thông thường. SIMM 72 chân có cấu trúc 32 bit và có thể được sử dụng lần lượt với 486DX và hai SIM với Pentium và Pentium Pro. DIMM 168 chân có cấu trúc 64 bit và được sử dụng lần lượt trong Pentium và Pentium Pro. Việc cài đặt các mô-đun bộ nhớ hoặc chip bộ nhớ đệm với số lượng lớn hơn mức tối thiểu cho một hệ thống (bo mạch chủ) nhất định cho phép bạn tăng tốc độ làm việc với chúng bằng nguyên tắc xen kẽ.
Thời gian truy cập đặc trưng cho tốc độ của vi mạch và thường được biểu thị bằng nano giây sau dấu gạch ngang ở cuối tên. Trên các vi mạch chậm hơn, chỉ có thể biểu thị các chữ số đầu tiên (-7 thay vì -70, -15 thay vì -150); trên các vi mạch tĩnh nhanh hơn, “-15” hoặc “-20” cho biết thời gian truy cập thực vào ô. Thông thường, các vi mạch chỉ ra mức tối thiểu của tất cả các thời gian truy cập có thể có, ví dụ: người ta thường đánh dấu 50 EDO DRAM thay vì 70 hoặc 45 thay vì 60, mặc dù chu kỳ như vậy chỉ có thể đạt được ở chế độ khối và ở chế độ đơn vi mạch vẫn có thời gian truy cập là 70 hoặc 60 ns. Tình huống tương tự xảy ra khi đánh dấu PB SRAM: 6 thay vì 12 và 7 thay vì 15. Chip SDRAM thường được đánh dấu bằng thời gian truy cập ở chế độ khối (10 hoặc 12 ns).
IC bộ nhớ được triển khai trong các loại gói sau.
DIP (Gói nội tuyến kép - gói có hai hàng chân) - các chip cổ điển được sử dụng trong các đơn vị bộ nhớ chính của IBM PC/XT và PC/AT đời đầu hiện được sử dụng trong các đơn vị bộ nhớ đệm.
SIP (Gói một hàng - gói có một hàng chân) - một vi mạch có một hàng chân, được lắp đặt theo chiều dọc.
SIPP (Gói được ghim một dòng - mô-đun có một hàng chân kim) - mô-đun bộ nhớ được lắp vào bảng điều khiển giống như chip DIP/SIP; được sử dụng trong IBM PC/AT đời đầu.
SIMM (Mô-đun bộ nhớ một dòng - mô-đun bộ nhớ có một hàng tiếp điểm) - mô-đun bộ nhớ được lắp vào đầu nối kẹp; được sử dụng trong tất cả các bo mạch hiện đại, cũng như trong nhiều bộ điều hợp, máy in và các thiết bị khác. SIMM có các tiếp điểm ở cả hai bên của mô-đun, nhưng tất cả chúng đều được kết nối với nhau, tạo thành một hàng tiếp điểm. Hiện tại, SIMM chủ yếu được trang bị chip FPM/EDO/BEDO.
DIMM (Mô-đun bộ nhớ dòng kép - mô-đun bộ nhớ có hai hàng tiếp điểm) - mô-đun bộ nhớ tương tự SIMM, nhưng có các tiếp điểm riêng biệt (thường là 2x84), do đó làm tăng dung lượng bit hoặc số lượng ngân hàng bộ nhớ trong mô-đun. Chủ yếu được sử dụng trong máy tính Apple và bo mạch P5 và P6 mới. Chip EDO/BEDO/SDRAM được cài đặt trên DIMM.
CELP (Card Egde Low Profile - thẻ thấp có đầu nối phiến ở cạnh) là mô-đun bộ nhớ đệm ngoài được lắp ráp trên chip SRAM (không đồng bộ) hoặc PB SRAM (đồng bộ). Nó có hình dáng tương tự SIMM 72 chân và có dung lượng 256 hoặc 512 KB. Một tên khác là COAST (Cache On A STick - nghĩa đen là “bộ đệm trên thanh”).
Các mô-đun bộ nhớ động, ngoài các ô nhớ chính, có thể có thêm các ô để lưu trữ các bit chẵn lẻ (Parity) cho các byte dữ liệu; những SIMM như vậy đôi khi được gọi là mô-đun 9 và 36 bit (một bit chẵn lẻ trên mỗi byte dữ liệu). Các bit chẵn lẻ được sử dụng để kiểm soát tính chính xác của việc đọc dữ liệu từ mô-đun, cho phép bạn phát hiện một số lỗi (xem Phần 9.7). Sẽ rất hợp lý khi chỉ sử dụng các mô-đun có bit chẵn lẻ khi cần độ tin cậy rất cao. Các mô-đun được kiểm tra cẩn thận không có bit chẵn lẻ cũng phù hợp cho các ứng dụng thông thường, miễn là bo mạch chủ hỗ trợ các loại mô-đun này.
Cách dễ nhất để xác định loại mô-đun là bằng cách đánh dấu và số lượng chip bộ nhớ trên đó: ví dụ: nếu SIMM 30 chân có hai chip loại này và chip khác thuộc loại khác thì hai chip đầu tiên là chip chính (mỗi chip có bốn bit) và bit thứ ba dành cho các bit chẵn lẻ lưu trữ (nó là bit đơn).
Trong SIMM 72 chân với 12 chip, 8 chip lưu trữ dữ liệu và 4 chip lưu trữ bit chẵn lẻ. Các mô-đun có 2, 4 hoặc 8 chip không có bộ nhớ để lưu trữ các bit chẵn lẻ.
Đôi khi các mô-đun được trang bị cái gọi là trình mô phỏng chẵn lẻ - một chip cộng luôn tạo ra bit chẵn lẻ chính xác khi đọc một ô. Điều này chủ yếu nhằm mục đích cài đặt các mô-đun như vậy trong các bo mạch mà tính năng kiểm tra tính chẵn lẻ không bị tắt.
SIMM 72 chân có bốn đường PD (Phát hiện sự hiện diện) chuyên dụng, trên đó có thể định cấu hình tối đa 16 tổ hợp tín hiệu bằng cách sử dụng các nút nhảy. Đường PD được sử dụng trong một số bo mạch chủ để xác định sự hiện diện của mô-đun bộ nhớ trong các khe cắm và các thông số của chúng (âm lượng và tốc độ). Hầu hết các bo mạch phổ thông do bên thứ ba sản xuất, cũng như SIMM do họ sản xuất, không sử dụng đường PD.
DIMM phù hợp với thông số kỹ thuật JEDEC triển khai công nghệ PD bằng cách sử dụng EEPROM nối tiếp được gọi là Phát hiện hiện diện nối tiếp (SPD). ROM là một con chip 8 chân nằm ở góc của bo mạch DIMM, nội dung của nó mô tả cấu hình và thông số của mô-đun. Bo mạch chủ có chipset 440LX/BX có thể sử dụng SPD để cấu hình hệ thống quản lý bộ nhớ. Một số bo mạch chủ có thể hoạt động mà không cần SPD, xác định cấu hình mô-đun theo cách thông thường.
Câu hỏi và bài tập kiểm tra
1. Có những loại bộ nhớ nào?
2. Mô phỏng ô nhớ tĩnh trong Hình. 9,46. Nhiệm vụ của mô phỏng là chọn các kết hợp nhị phân cho các tín hiệu ở đầu vào ô và đăng ký kết quả ở đầu ra ô bằng chỉ báo IND.
3. Dựa vào sơ đồ trong hình. 9.45 thiết kế mạch RAM 4 bit sử dụng bộ tạo từ. Đồng thời, trong sơ đồ ở hình. 9.45 chỉ sử dụng 4 địa chỉ thấp (hai ở hàng và hai ở cột) và theo đó, chỉ có hai bus dữ liệu (hai đầu vào và hai đầu ra). Kết nối các chỉ báo với các bus đầu ra.
4. Bộ nhớ tĩnh được sử dụng ở đâu trong máy tính hiện đại?
5. Bộ nhớ động khác với bộ nhớ tĩnh như thế nào?
6. Những loại bộ nhớ động nào được sử dụng trong máy tính hiện đại?
7. Bộ nhớ video là gì và nó liên quan như thế nào đến đặc điểm của thông tin hiển thị trên màn hình?
8. Loại bộ nhớ nào được sử dụng làm bộ nhớ video?
9. Chip nhớ có thiết kế như thế nào?
