Nghiên cứu logic của công việc. các yếu tố logic. Nghiên cứu các phần tử logic điển hình Phần tử logic công việc trong phòng thí nghiệm
E.N. Malysheva
Khái niệm cơ bản
Vi điện tử
Xưởng thí nghiệm
Tobolsk - 2012
UDC 621.3.049.77
Được xuất bản theo quyết định của Cục Công nghệ và Kỷ luật Kỹ thuật TSPI mang tên. DI. Mendeleev
Malysheva E.N. Nguyên tắc cơ bản của vi điện tử. Phòng thí nghiệm: Sách giáo khoa. – Tobolsk: TGPI được đặt theo tên. DI. Mendeleeva, 2012. – 60 tr.
Người phản biện: Novoselov V.I., Ph.D. Sc., Phó Giáo sư, Khoa Vật lý và MPF
© Malysheva EN, 2012
© TGPI được đặt theo tên. DI. Mendeleeva, 2012
Ghi chú giải thích
Cuốn sách giáo khoa này được biên soạn dưới dạng một cuốn sách bài tập và được cung cấp kèm theo một buổi hội thảo trong phòng thí nghiệm dành cho sinh viên các trường đại học sư phạm nghiên cứu các nguyên tắc cơ bản của vi điện tử. Hội thảo trong phòng thí nghiệm được thực hiện bằng cách sử dụng giá đỡ phổ quát và dành cho việc nghiên cứu các thành phần, thành phần và thiết bị của công nghệ kỹ thuật số.
1. Nghiên cứu hoạt động của các phần tử logic cơ bản.
2. Nghiên cứu hoạt động của trigger.
3. Nghiên cứu hoạt động của sổ đăng ký.
4. Nghiên cứu hoạt động của bộ chuyển mã tổ hợp.
5. Nghiên cứu hoạt động của đồng hồ đo.
6. Nghiên cứu hoạt động của bộ cộng.
7. Nghiên cứu hoạt động của thiết bị số học - logic.
8. Nghiên cứu hoạt động của thiết bị bộ nhớ truy cập ngẫu nhiên.
9. Nghiên cứu hoạt động của mô hình máy tính.
Mỗi tác phẩm bao gồm các phần sau:
Tài liệu lý thuyết, việc nắm vững nó là cần thiết để hoàn thành công việc;
Mô tả công việc;
Các câu hỏi để kiểm tra tác phẩm này.
Phòng thí nghiệm số 1.
Nghiên cứu hoạt động của các phần tử logic cơ bản
Mục tiêu của công việc: nghiên cứu nguyên lý hoạt động và nghiên cứu thực nghiệm hoạt động của các phần tử logic.
Thông tin chung
Các phần tử logic, cùng với các phần tử lưu trữ, tạo thành nền tảng của máy tính, dụng cụ đo lường kỹ thuật số và thiết bị tự động hóa. Các phần tử logic thực hiện các phép toán logic đơn giản nhất trên thông tin số. Chúng được tạo ra trên cơ sở các thiết bị điện tử hoạt động ở chế độ phím, được đặc trưng bởi hai trạng thái chính: “Bật” - “Đã tắt”. Vì vậy, thông tin số thường được biểu diễn dưới dạng nhị phân, khi tín hiệu chỉ lấy hai giá trị: “0” (số 0 logic) và “1” (số logic), tương ứng với hai trạng thái của khóa. Hai vị trí này (logic 1 và logic 0) tạo thành bảng chữ cái điện tử hoặc cơ sở của mã nhị phân.
Đầu vào của bất kỳ thiết bị kỹ thuật số nào đều nhận được một tập hợp các từ mã, nó sẽ chuyển đổi thành các từ mã hoặc một từ khác. Các từ mã đầu ra là một hàm nhất định mà các từ mã đầu vào là đối số của hàm này. Chúng được gọi là hàm đại số logic.
Các hàm logic, giống như các hàm toán học, có thể được viết dưới dạng công thức hoặc bảng - bảng chân lý, liệt kê tất cả các tổ hợp đối số có thể có và các giá trị tương ứng của các hàm logic. Một thiết bị được thiết kế để thực hiện một số chức năng nhất định của đại số logic được gọi là phần tử logic. Chúng ta hãy nhìn vào một số trong số họ.
Phần tử logic KHÔNG
phủ định logic (đảo ngược). Sự phủ định logic của câu A là câu X đúng khi A sai..
Phần tử logic VÀ
Được thiết kế để thực hiện một chức năng phép nhân logic (kết hợp).Phép nhân logic là sự kết nối giữa hai câu lệnh đơn giản A và B, do đó, câu lệnh phức X chỉ đúng nếu cả hai câu lệnh đều đúng cùng một lúc.
Phần tử logic VÀ KHÔNG
Được thiết kế để thực hiện một chức năng phủ định của phép nhân logic (phủ định của kết hợp).Sự phủ định của phép nhân hoặc hàm Schaeffer là mối liên hệ giữa hai câu lệnh đơn giản A và B, do đó một câu lệnh phức X chỉ sai nếu cả hai câu lệnh đều đúng cùng một lúc.
Trình tự công việc
Thiết bị: chân đế đa năng, nguồn điện, board P1, card công nghệ I-1 - I-9.
1. Phân tích hoạt động của đèn LED trên chân đế để xác định mức tín hiệu logic.
2. Kiểm tra hoạt động của các thiết bị logic, tuần tự sử dụng bản đồ công nghệ. Hoàn thành các nhiệm vụ sau cho mỗi sơ đồ:
MỘT. điền vào bảng sự thật,
b. sử dụng dữ liệu thu được, xác định các yếu tố logic,
V. kể tên các hàm đại số logic mà chúng thực hiện,
d.Ghi rõ các phần tử logic trên sơ đồ bằng các ký hiệu tương ứng,
d.Viết các công thức biểu diễn mối quan hệ giữa đặc tính đầu vào và đầu ra.
 |
Câu hỏi để kiểm tra 1. Mục đích và phạm vi của các phần tử logic là gì? 2. Xác định các hàm logic cơ bản. 3. Sử dụng đèn chỉ báo LED, xác định mức tín hiệu logic ở đầu ra của mạch. 4. Xác định các loại phần tử logic trong mạch từ dữ liệu đầu ra. 5. Dựa vào dấu hiệu của mạch tích hợp nằm trên bo mạch được sử dụng, hãy cho biết đặc điểm của chúng. Phòng thí nghiệm số 2. Thông tin chung Các thiết bị kỹ thuật số phức tạp hơn được xây dựng từ các phần tử logic. Một trong những thành phần phổ biến nhất của công nghệ kỹ thuật số là trigger. Bộ kích hoạt là một thiết bị có hai trạng thái cân bằng ổn định và có khả năng chuyển từ trạng thái này sang trạng thái khác dưới tác động của tín hiệu điều khiển. Mỗi trạng thái kích hoạt tương ứng với một mức điện áp đầu ra (cao hoặc thấp) nhất định, có thể được duy trì trong khoảng thời gian bất kỳ. Do đó, trình kích hoạt được gọi là máy tự động kỹ thuật số đơn giản nhất có bộ nhớ, tức là. trạng thái của chúng được xác định không chỉ bởi các tín hiệu đầu vào tại một thời điểm nhất định mà còn bởi trình tự của chúng trong các chu kỳ xung nhịp trước đó của bộ kích hoạt. Hiện nay, hầu hết các flip-flop đều dựa trên các phần tử logic ở dạng mạch tích hợp (IC). Chúng được sử dụng như các phần tử chuyển mạch độc lập hoặc là một phần của các thiết bị kỹ thuật số phức tạp hơn, chẳng hạn như bộ đếm, bộ chia tần số, thanh ghi, v.v. Dựa trên phương pháp ghi thông tin, trigger được chia thành thiết bị đồng bộ và không đồng bộ. Trong trình kích hoạt không đồng bộ, thông tin được ghi lại trực tiếp khi có tín hiệu đầu vào. Trong các flip-flop đồng bộ (đồng hồ), thông tin sẽ chỉ được ghi nếu có xung đồng bộ đồng hồ. Theo đặc điểm chức năng của chúng, các bộ kích hoạt được phân biệt: với bộ kích hoạt riêng biệt (bộ kích hoạt RS), với các phần tử trễ (bộ kích hoạt D), với bộ kích hoạt đếm (bộ kích hoạt T), bộ kích hoạt phổ quát (bộ kích hoạt JK). Thông thường, trigger có hai đầu ra: thuận () và nghịch đảo (). Trạng thái của trigger được xác định bởi điện áp ở đầu ra trực tiếp. Đầu vào kích hoạt có các chỉ định sau: S – đầu vào riêng biệt để cài đặt kích hoạt ở một trạng thái duy nhất; R – đầu vào riêng biệt để đặt bộ kích hoạt về trạng thái 0; D – thông tin đầu vào; C – đầu vào đồng bộ hóa; T – đếm đầu vào và những thứ khác. Cơ sở của tất cả các mạch flip-flop là flip-flop RS không đồng bộ. Có hai loại flip-flop RS: loại được xây dựng trên phần tử logic “OR-NOT” và loại được xây dựng trên phần tử logic “AND-NOT”. Chúng khác nhau về mức độ tín hiệu hoạt động và có chỉ định riêng (xem bảng). Dép xỏ ngón RS có các chế độ hoạt động: cài đặt về 0 hoặc một trạng thái, lưu trữ, chế độ cấm. Sự kết hợp bị cấm (tín hiệu hoạt động được cung cấp cho cả hai đầu vào) được thực hiện khi đưa ra lệnh trái ngược nhau: được đặt đồng thời ở trạng thái 1 và 0. Trong trường hợp này, các mức điện áp giống nhau được thực hiện ở đầu ra trực tiếp và nghịch đảo, theo định nghĩa thì không nên như vậy. D-flip-flop có xung nhịp có đầu vào D để cung cấp thông tin (0 hoặc 1) và đầu vào đồng hồ C. Các xung đồng bộ hóa (C = 1) từ một bộ tạo xung đặc biệt được cung cấp cho đầu vào C. D flip-flop không có sự kết hợp bị cấm của các tín hiệu đầu vào. Flip-flop đếm T có một đầu vào điều khiển T. Trạng thái kích hoạt thay đổi bất cứ khi nào tín hiệu điều khiển thay đổi. T-flip-flop thuộc một loại phản ứng với mặt trước của xung, tức là. đối với chênh lệch 0-1, số khác - đối với tỷ số cắt (chênh lệch 1-0). Trong mọi trường hợp, tần số xung đầu ra thấp hơn 2 lần tần số xung đầu vào. Do đó, bộ kích hoạt T được sử dụng làm bộ chia tần số cho bộ đếm 2 hoặc modulo 2. Bộ kích hoạt loại này không có sẵn dưới dạng IC. Chúng có thể được tạo dễ dàng dựa trên flip-flop D và JK. Dép xỏ ngón JK rất phổ biến, chúng có đầu vào thông tin J và K và đầu vào đồng bộ hóa C. Chúng được sử dụng để tạo bộ đếm, thanh ghi và các thiết bị khác. Với một số chuyển đổi đầu vào nhất định, flip-flop JK có thể hoạt động như flip-flop RS, flip-flop D và flip-flop T. Do tính linh hoạt này, chúng có sẵn trong tất cả các dòng IC. Trình tự công việc Thiết bị: chân đế đa năng, nguồn điện, board P2, card công nghệ II-1 - II-4. 1. Chọn bộ kích hoạt trong mạch. 2. Hoàn thành các nhiệm vụ sau cho từng sơ đồ: a) viết tên của trình kích hoạt, b) lập bảng thay đổi trạng thái tùy thuộc vào tín hiệu đầu vào, biểu thị các tín hiệu hoạt động bằng một mũi tên ( - mức cao - mức logic, ¯ - mức thấp - mức logic 0), c) xác định loại đầu vào (R hoặc S), chỉ ra các ký hiệu này trong bảng và chỉ ra trên sơ đồ (đối với thẻ II-1 và II-2), d) chỉ ra các chế độ hoạt động của bộ kích hoạt, e) vẽ sơ đồ thời gian của các trạng thái kích hoạt.
Cò súng ______________________________________________________________
Cò súng ______________________________________________________________
Cò súng ______________________________________________________________
Câu hỏi để kiểm tra 1. Trình kích hoạt là gì? 2. Giải thích mục đích của đầu vào flip-flop. 3. Mức tín hiệu hoạt động là gì? 4. Sự khác biệt giữa trình kích hoạt đồng bộ và không đồng bộ là gì? 5. Giải thích bản chất của trạng thái “bị cấm” trong flip-flop RS. 6. Sử dụng sơ đồ, hãy cho chúng tôi biết trạng thái của bộ kích hoạt ở mỗi chu kỳ hoạt động. 7. Dựa vào dấu hiệu của mạch tích hợp nằm trên bo mạch được sử dụng, hãy cho biết đặc điểm của chúng. Phòng thí nghiệm số 3. Thông tin chung Thanh ghi là một đơn vị hoạt động bao gồm các flip-flop và được thiết kế để nhận và lưu trữ thông tin ở dạng mã nhị phân. Độ dài của các từ mã được ghi vào thanh ghi phụ thuộc vào số lượng ô kích hoạt tạo nên nó. Bởi vì một trình kích hoạt chỉ có thể đảm nhận một trạng thái ổn định tại một thời điểm nhất định, sau đó, chẳng hạn, để viết một từ 4 bit, bạn phải có một thanh ghi gồm bốn ô kích hoạt. Dựa trên phương pháp viết các từ mã, các thanh ghi song song, tuần tự (dịch chuyển) và phổ quát được phân biệt. Trong các thanh ghi song song, từ mã được viết ở dạng song song, tức là đến tất cả các tế bào kích hoạt cùng một lúc. Trong thanh ghi nối tiếp, từ mã được viết tuần tự, bắt đầu từ chữ số có nghĩa ít nhất hoặc có nghĩa nhất. Tất cả các flip-flop có trong thanh ghi được thống nhất bởi một đầu vào đồng bộ hóa chung; một số loại mạch có đầu vào R chung cho hoạt động về 0.
Trình tự công việc Thiết bị: chân đế đa năng, nguồn điện, board P2, P3, jumper, card công nghệ II-5, II-6, III-1, III-2. 1. Viết tên thiết bị cho biết dung lượng bit của nó. 2. Phân tích hoạt động của thanh ghi hai bit. 3. Hoàn thành các nhiệm vụ sau cho từng sơ đồ: a) ghi tên người đăng ký, b) ghi một số từ mã khác nhau vào thanh ghi, nhập kết quả vào bảng phụ thuộc của trạng thái đầu ra vào tín hiệu đầu vào, c) vẽ ký hiệu cho thiết bị, II-5 (P2) |
II-6 (P2)
_______________________________________________________________
Phần kết luận: ________________________________________________________
________________________________________________________
4. Đối với các thanh ghi 4 bit, hãy hoàn thành các tác vụ:
a) ghi tên sổ ghi chỉ rõ dung lượng của sổ đó,
b) phác thảo cấu trúc logic bên trong,
c) ghi một số từ mã khác nhau vào thanh ghi, nhập kết quả vào bảng phụ thuộc của trạng thái đầu ra vào tín hiệu đầu vào,
d) rút ra kết luận: cần bao nhiêu chu kỳ xung nhịp để viết một từ mã vào thanh ghi này?
III-1 (P3)
_______________________________________________________________
| Cổng vào | Thoát | |||
| D | Q4 | Q3 | Q2 | Q1 |
 |
| Cổng vào | Thoát | |||
| D | Q4 | Q3 | Q2 | Q1 |
Phần kết luận: _________________________________________________________
_________________________________________________________
III-2 (P3)
_______________________________________________________________
| Đầu vào | Thoát | ||||||
| D4 | D3 | D2 | D1 | Q4 | Q3 | Q2 | Q1 |
Phần kết luận: ___________________________
___________________________
Câu hỏi để kiểm tra
1. Thiết bị nào được gọi là thanh ghi? Nó dùng để làm gì?
2. Bạn biết những loại sổ đăng ký nào? Họ khác nhau như thế nào?
3. Giải thích khái niệm “độ sâu bit”. Biểu thức "thanh ghi 4 bit" nghĩa là gì?
4. Bạn cần thay đổi sơ đồ chức năng như thế nào để có được thanh ghi 4 bit từ thanh ghi 2 bit?
5. Sử dụng thanh ghi 2 (4) bit có thể viết được bao nhiêu từ khác nhau?
6. Giải thích trên từng sơ đồ chức năng bạn ghi từ mã đó như thế nào?
Phòng thí nghiệm số 4.
Thông tin chung
Bộ chuyển đổi mã tổ hợp được thiết kế để chuyển đổi mã song song phần tử m ở đầu vào của máy kỹ thuật số thành mã phần tử n ở đầu ra của nó, tức là để chuyển đổi một từ mã từ dạng này sang dạng khác. Mối quan hệ giữa dữ liệu đầu vào và đầu ra có thể được xác định bằng cách sử dụng các hàm logic hoặc bảng chân lý. Các loại bộ chuyển đổi mã phổ biến nhất là bộ mã hóa, bộ giải mã, bộ ghép kênh và bộ giải mã.
Bộ mã hóa được sử dụng trong các hệ thống đầu vào thông tin để chuyển đổi một tín hiệu đơn lẻ ở một trong các đầu vào của nó thành mã nhị phân nhiều bit ở đầu ra. Do đó, tín hiệu từ mỗi phím trên bàn phím, biểu thị một số hoặc chữ cái, được gửi đến đầu vào tương ứng của bộ mã hóa và ở đầu ra của nó, ký hiệu này được hiển thị dưới dạng từ mã nhị phân. Bộ giải mã thực hiện thao tác ngược lại và được sử dụng trong các hệ thống đầu ra thông tin. Để đánh giá trực quan thông tin đầu ra, bộ giải mã được sử dụng cùng với hệ thống hiển thị. Một loại chỉ báo là đèn LED 7 đoạn hoặc đèn báo tinh thể lỏng. Để làm điều này, các tín hiệu đầu ra của bộ giải mã được chuyển đổi thành mã của chỉ báo 7 đoạn.
Bộ ghép kênh giải quyết vấn đề chọn thông tin từ nhiều nguồn, bộ tách kênh giải quyết vấn đề phân phối thông tin giữa một số máy thu. Các thiết bị này được sử dụng trong các hệ thống xử lý công nghệ kỹ thuật số để kết nối các bộ xử lý riêng lẻ với nhau.
Trình tự công việc
Thiết bị: chân đế đa năng, nguồn điện, board P4, card công nghệ IV-1, IV-2, IV-3.
1. Phân tích hoạt động của bộ giải mã.
2. Hoàn thành các nhiệm vụ sau đối với Đề án IV-1 và IV-2:
a) lập bảng về sự phụ thuộc của trạng thái đầu ra vào tín hiệu đầu vào,
b) rút ra kết luận: thiết bị dịch sang hệ thống mã hóa nào?
c) Một số nhị phân có bao nhiêu chữ số trong mạch IV-2? Công tắc bật tắt SA5 thực hiện nhiệm vụ gì?
Bộ ghép kênh
3. Phân tích hoạt động của mạch chứa bộ ghép kênh và hoàn thành các nhiệm vụ:
a) tìm bộ ghép kênh trong sơ đồ,
b) kiểm tra xem thông tin đến từ đâu ở đầu vào của bộ ghép kênh,
c) kiểm tra xem thiết bị nào được sử dụng để đặt địa chỉ cho bộ ghép kênh,
d) đặt bộ ghép kênh địa chỉ của đầu vào thông tin mà bạn muốn gửi tín hiệu đến đầu ra của nó,
e) điền vào bảng sự phụ thuộc của tín hiệu đầu ra vào thông tin đầu vào và địa chỉ được cung cấp cho bộ ghép kênh, nhập các địa chỉ khác nhau và cung cấp thông tin khác nhau cho đầu vào.
| Địa chỉ | Không. Đầu vào D được kết nối với đầu ra | Thông tin đầu vào | Đầu ra Y | |||||||||
| A2 | A1 | A0 | D0 | D1 | D2 | D3 | D4 | D5 | D6 | D7 | ||
Câu hỏi để kiểm tra
1. Thiết bị nào được gọi là bộ giải mã? Nó dùng để làm gì?
2. Thiết bị nào được gọi là bộ ghép kênh? Nó dùng để làm gì?
3. Sơ đồ IV-2 sử dụng loại chỉ thị nào?
4. Cụm từ “hệ mã thông tin nhị phân” (thập phân, thập lục phân) có nghĩa là gì?
POSAD SERGIEV
Phòng thí nghiệm số 1
Chức năng logic, PHẦN TỬ và mạch
Mục tiêu của công việc
Nghiên cứu các hàm logic, các phần tử logic và mạch điện.
Thiết bị và thành phần
Bộ chuyển đổi logic
Trình tạo từ.
Vôn kế.
Đầu dò logic
Nguồn điện áp + 5 V.
Nguồn của tín hiệu "logic một".
Hai công tắc vị trí.
Các phần tử hai đầu vào AND, NAND, OR, NOR.
Chip dòng 74.
Thông tin tóm tắt từ lý thuyết
Tiên đề logic đại số
Các biến được xem xét trong đại số logic chỉ có thể nhận hai giá trị - 0 hoặc 1. Trong đại số logic, quan hệ tương đương (ký hiệu là dấu =), các phép cộng (phân tách), ký hiệu là dấu, phép nhân (liên từ), được biểu thị bằng dấu &, hoặc dấu chấm, được xác định. và phủ định (hoặc đảo ngược), được biểu thị bằng dấu vượt quá hoặc dấu nháy đơn.
Đại số logic được xác định bởi hệ tiên đề sau:
x = 1 nếu x 0; x = 0 nếu x 1;
0&0 = 0; 1 1 = 1
1&1 = 1; 0 0 =0;
1&0 = 0&1 = 0; 0 1 = 1 0 = 1;
biểu thức Boolean
Các biểu thức logic thường được viết ở dạng chuẩn tắc liên hợp hoặc phân biệt. Ở dạng liên hợp, các biểu thức logic được viết dưới dạng tổng logic của các tích logic, ở dạng liên hợp - dưới dạng tích logic của các tổng logic. Cách thực hiện cũng giống như các biểu thức đại số thông thường. Biểu thức Boolean liên kết giá trị của hàm logic với giá trị của các biến logic.
Luật logic và nhận dạng
Khi chuyển đổi các biểu thức logic, các luật và nhận dạng logic sau đây được sử dụng
Hàm logic
Bất kỳ biểu thức logic nào bao gồm n biến sử dụng số lượng hữu hạn các phép toán đại số logic đều có thể được coi là một hàm nào đó của n biến. Một chức năng như vậy được gọi là logic. Theo các tiên đề của đại số logic, một hàm có thể nhận giá trị 0 hoặc 1, tùy thuộc vào giá trị của các biến, một hàm gồm n biến logic có thể được xác định cho 2 n giá trị biến tương ứng với tất cả các giá trị có thể của số nhị phân n-bit. Mối quan tâm chính là các hàm sau đây của hai biến x và tại
f 1 (x,y) = x & y = x y = x – phép nhân logic (liên hợp),
f 2 (x,y) = x y – phép cộng logic (phân tách),
f 3(x,y) = = – Hành trình Schaeffer,
f 4(x,y) = = – Mũi tên xuyên qua,
f 5 (x,y) = x y = – phép cộng modulo 2,
f6(x,y) = 
– sự tương đương.
Hợp lý
Một thiết bị vật lý thực hiện một trong các phép toán đại số logic hoặc hàm logic đơn giản nhất được gọi là phần tử logic. Một mạch bao gồm một số hữu hạn các phần tử logic theo các quy tắc nhất định được gọi là mạch logic. Các chức năng logic chính tương ứng với các phần tử mạch thực hiện chúng.
Bảng chân lý
Vì miền định nghĩa của bất kỳ hàm n biến nào là hữu hạn (2 n giá trị), nên hàm đó có thể được xác định bằng bảng giá trị f(i) mà nó lấy tại các điểm i, trong đó i= 0,…, 2 n -1. Những bảng như vậy được gọi là bảng chân lý. Bảng 1 trình bày các bảng chân trị xác định các hàm trên.
Bảng 1
| Giá trị biến | ||||||||
| x | Tại | f 1 | f 2 | f 3 | f 4 | f 5 | f 6 | |
| 0 | 0 | 0 | 0 | 0 | 1 | 1 | 0 | 1 |
| 1 | 0 | 1 | 0 | 1 | 1 | 0 | 1 | 0 |
| 2 | 1 | 0 | 0 | 1 | 1 | 0 | 1 | 0 |
| 3 | 1 | 1 | 1 | 1 | 0 | 0 | 0 | 1 |
bản đồ Carnot
Nếu số lượng biến logic không vượt quá 5-6 thì việc chuyển đổi các phương trình logic bằng bản đồ Karnaugh sẽ thuận tiện hơn. Mục đích của các phép biến đổi là thu được một biểu thức logic nhỏ gọn (tối thiểu hóa). Việc giảm thiểu được thực hiện bằng cách kết hợp các tập hợp (thuật ngữ) liền kề. Các bộ được hợp nhất phải có cùng giá trị hàm (tất cả là 0 hoặc tất cả là 1). Để rõ ràng, chúng ta hãy xem một ví dụ: giả sử chúng ta cần tìm một biểu thức logic cho hàm đa số f m của ba biến x, y, z, được mô tả bởi bảng chân trị trong Bảng 2.
ban 2
Chức năng đa số
| № | x | y | z | f m |
| 0 | 0 | 0 | 0 | 0 |
| 1 | 0 | 0 | 1 | 0 |
| 2 | 0 | 1 | 0 | 0 |
| 3 | 0 | 1 | 1 | 1 |
| 4 | 1 | 0 | 0 | 0 |
| 5 | 1 | 0 | 1 | 1 |
| 6 | 1 | 1 | 0 | 1 |
| 7 | 1 | 1 | 1 | 1 |
Ở đây số hàng bằng số i= 2 2 x+2 1 y+2 0 z được hình thành bởi các giá trị của các biến.
Hãy tạo một bản đồ Carnaugh. Nó giống như một bảng trong đó tên các cột và hàng biểu thị giá trị của các biến và các biến được sắp xếp theo thứ tự sao cho khi di chuyển sang cột hoặc hàng liền kề, giá trị của chỉ một biến thay đổi . Ví dụ: trong hàng xy của bảng 3, các giá trị của biến xy có thể được biểu thị bằng các chuỗi sau 00,01,11,10 hoặc 00,10,11,01. Bảng chứa đầy các giá trị hàm tương ứng với sự kết hợp của các giá trị biến. Do đó, bảng thu được trông như dưới đây (Bảng 3).
bàn số 3
Bản đồ Carnot
chức năng đa số
xy  z | 00 | 01 | 11 | 10 |
| 0 | 0 | 0 | 1 | 0 |
| 1 | 0 | 1 | 1 | 1 |
Trên bản đồ Karnaugh, chúng tôi đánh dấu các nhóm bao gồm 2 k ô lân cận (2,4,8,) và chứa 1, vì chúng được mô tả bằng các biểu thức logic đơn giản. Ba hình bầu dục trong bảng xác định các biểu thức logic xy, xz, yz. Mỗi hình bầu dục nối hai ô tương ứng với các phép biến đổi logic:
Biểu thức rút gọn mô tả hàm là sự phân tách của các biểu thức logic thu được bằng cách sử dụng bản đồ Carnaugh. Kết quả là, chúng ta thu được một biểu thức ở dạng chuẩn tắc phân biệt
f m = xy v xz v yz .
Nếu kết hợp 0, chúng ta sẽ có biểu thức ở dạng chuẩn liên hợp
f m = (x v y)(x v z)(y v z).
Khi thực hiện chức năng đa số của ba biến logic, chúng ta thu được một mạch khi ba tín hiệu được đưa vào đầu vào của nó sẽ tạo ra tín hiệu đầu ra bằng tín hiệu ở phần lớn đầu vào (2 trên 3 hoặc 3 trên 3) . Mạch này được sử dụng để khôi phục giá trị thực của tín hiệu nhận được ở 3 đầu vào nếu có thể xảy ra lỗi ở một trong các đầu vào.
Để thực hiện chức năng này trên phần tử 2I-NOT, cần thực hiện các phép biến đổi sau:
Đối với DNF, đã có được một biểu thức đơn giản hơn nên nó cần được triển khai. Việc thực hiện mạch tương ứng được hiển thị trong Hình. 1.
 |
Cơm. 1
NGHIÊN CỨU CÁC YẾU TỐ LOGIC
Mục tiêu của công việc: 1) nghiên cứu nguyên lý xây dựng chip logic nối tiếp;
2) nghiên cứu các hàm logic của một và hai biến và cách thực hiện chúng.
Thông tin chung:
Phần tử logic(LE) được sử dụng rộng rãi trong tự động hóa, công nghệ máy tính và dụng cụ đo lường kỹ thuật số. Chúng được tạo ra trên cơ sở các thiết bị điện tử hoạt động ở chế độ chính, trong đó mức tín hiệu chỉ có thể nhận hai giá trị. Trong logic dương, người ta chấp nhận rằng mức tín hiệu cao tương ứng với mức logic (1) và mức tín hiệu thấp tương ứng với mức logic 0 (0).
Hàm logic biểu thị sự phụ thuộc của các biến logic đầu ra vào các biến logic đầu vào và nhận các giá trị 0 hoặc 1. Sẽ thuận tiện khi biểu diễn bất kỳ hàm logic nào dưới dạng bảng trạng thái (bảng chân lý), trong đó có thể kết hợp các đối số và các hàm tương ứng được viết
Hoạt động của các thiết bị logic được phân tích bằng đại số logic (đại số Boolean), trong đó một biến chỉ có thể nhận hai giá trị: 0 hoặc 1.
Các hoạt động logic chính là (Bảng 1):
1) phép nhân logic: y=x 1 · x 2 ·...· x n (đọc “và X 1, và X 2 và X N");
2) phép cộng logic: y=x 1 +x 2 +...+x n (đọc là “hoặc X 1, hoặc X 2 ,..., hoặc X N");
3) phủ định logic: (đọc “không X”).
Như có thể thấy trong Bảng 1, tín hiệu đầu ra của phần tử OR bằng 1 nếu ít nhất một trong các đầu vào của nó được cung cấp tín hiệu 1. Phần tử AND tạo ra 1 nếu tất cả các đầu vào được cung cấp tín hiệu 1.
Tất cả các hàm logic có thể có của n biến có thể được hình thành bằng cách sử dụng kết hợp ba phép toán cơ bản: AND, OR, NOT. Do đó, một tập hợp như vậy được gọi là cơ sở logic hoặc đầy đủ về mặt chức năng. Sử dụng các định luật đại số Boole (Bảng 1), có thể chứng minh rằng đó là tập hợp của một hàm AND-NOT, OR-NOT.
Các phần tử cơ bản của cùng một chuỗi sử dụng cùng cách triển khai vi mạch. Dòng sản phẩm này được đặc trưng bởi các thông số điện, thiết kế và công nghệ chung.
Các mạch tích hợp dòng 155 là các cổng logic bóng bán dẫn (TTL) có 14 hoặc 16 chân. Phần tử cơ bản của chuỗi là phần tử logic NAND, bao gồm một bóng bán dẫn đa cực phát VT1 và một bộ biến tần khuếch đại phức tạp.
Bảng 1
| Loại sản phẩm | Chức năng logic (hoạt động) | Ký hiệu phép toán logic | Bảng chân lý | Hình ảnh có điều kiện | ||||
| x 1 | ||||||||
| x 2 | ||||||||
| Phần tử KHÔNG (biến tần) | Phủ định logic, đảo ngược | ù x | x | X 1y | ||||
| Phần tử AND (liên từ) | Phép nhân logic, Phép nối | x 1 · x 2 x 1 x 2 x 1 Ù x 2 x 1 &x 2 | x 1 · x 2 | x 1 & y x 2 y=x 1× x 2 | ||||
| Phần tử OR (phân cách) | Phép cộng, phép tách logic | x 1 +x 2 x 1 Ú x 2 | x 1 +x 2 | x 1 1 y x 2 y=x 1 +x 2 | ||||
| Phần tử NAND (Phần tử Schaeffer) | Phủ định của liên từ | _____ x 1 · x 2 | _____ x 1 · x 2 | x 1 & y x 2 y= | ||||
| Phần tử NOR (Phần tử xuyên thấu) | Phủ định của sự phân ly | _____ x 1 +x 2 | _____ x 1 +x 2 | x 1 1 y x 2 y= |
Hiện nay, một số loại vi mạch có phần tử TTL được sử dụng: tiêu chuẩn (dòng 133; K155), tốc độ cao (dòng 130; K131), nguồn vi mô (dòng 134). Ngoài việc mở rộng phạm vi các phần tử của dòng K531 và K555, dòng TTLSh hứa hẹn nhất hiện đang được tích cực phát triển - K1533 công suất vi mô và K1531 tốc độ cao, được chế tạo trên cơ sở những thành tựu mới nhất trong công nghệ sản xuất vi mạch - ion cấy ghép và quang khắc chính xác.
Trong những năm gần đây, các phần tử logic lập trình đã phát triển, trên đó nhiều thiết bị kỹ thuật số có thể được chế tạo bằng cách sử dụng các lập trình viên.
Bất kỳ hàm logic phức tạp nào cũng có thể được triển khai bằng cách sử dụng LE thực hiện các hàm cơ bản AND-NOT, OR-NOT. Giả sử bạn cần tạo một mạch tổ hợp có bốn đầu vào x 1 , x 2 , x 3 , x 4 và một đầu ra y. Mức điện áp cao chỉ xuất hiện ở đầu ra nếu có mức điện áp cao ở ba đầu vào, tức là. y= 1 lúc x 1 =x 2 =x 3 = 1 và x 4 = 0. Một sơ đồ như vậy có thể được tạo ra bằng cách chọn các phần tử. Ví dụ: phần tử 3I-NOT khi được áp dụng cho đầu vào của nó x 1 =x 2 =x 3 =1 cho tín hiệu đầu ra y 1 = 0. Phục vụ nó và x 4 = 0 vào đầu vào của phần tử 2OR-NOT, chúng ta nhận được y=1 (Hình 1).
Trình tự tiến hành thí nghiệm:
1) Cài đặt một khối phần tử logic (LE).
2) Kết nối nguồn điện GN1 với ổ cắm “5V”.
3) Nghiên cứu nguyên lý hoạt động của LE. Để thực hiện việc này, hãy áp dụng tín hiệu (0 hoặc 1) cho đầu vào của chúng. Giám sát các đầu ra bằng cách sử dụng máy kiểm tra logic.
4) Lắp ráp các mạch tổ hợp trên LE (Hình 2).
 |
Kiểm tra công việc của họ. Tạo bảng chân lý cho các mạch đang nghiên cứu.
1. Chức danh công việc.
2. Mục tiêu của công việc.
3. Mạch phần tử logic.
4. Các bảng sự thật.
5. Kết luận về công việc.
Trong đầu ra, hãy chỉ ra mục đích của các phần tử logic và phạm vi ứng dụng của chúng.
Câu hỏi kiểm soát:
1. Bạn biết những phép toán nào của đại số logic?
2. Cho ví dụ về các thiết bị số đơn giản nhất dựa trên các phần tử logic.
3. Giải thích hoạt động của các cổng logic cơ bản.
4. Cách LE được phân loại theo cách triển khai vi mạch của chúng.
NGHIÊN CỨU KÍCH HOẠT TRÊN IC LOGIC.
Mục tiêu của công việc: nghiên cứu mạch và chức năng của các loại kích hoạt chính; nghiên cứu thực nghiệm về mạch kích hoạt và mạch điều khiển.
Bóng bán dẫn là một thành phần làm bằng vật liệu bán dẫn cho phép bạn điều khiển dòng điện đủ lớn trong mạch bằng cách thay đổi dòng điện có giá trị nhỏ hơn ở điện cực điều khiển.
Có các bóng bán dẫn lưỡng cực và hiệu ứng trường. Chúng khác nhau ở chỗ sự truyền điện tích của bóng bán dẫn lưỡng cực được thực hiện bởi cả hạt mang điện chính và hạt nhỏ - lỗ trống và electron. Trong các bóng bán dẫn hiệu ứng trường, việc truyền điện tích chỉ được thực hiện bởi một loại sóng mang.
Tổng hợp và nghiên cứu các phần tử dựa trên logic tranzito-transistor (TTL). Mạch TTL dựa trên các bóng bán dẫn lưỡng cực có cấu trúc NPN. Các bóng bán dẫn lưỡng cực có tên như vậy từ thực tế là việc truyền điện tích trong chúng được thực hiện bởi hai loại hạt tải điện - electron và lỗ trống. Thành phần cơ bản của công nghệ này là mạch NAND. Phép nhân logic được thực hiện nhờ các đặc tính của bóng bán dẫn đa cực phát.
Phần tử OR-NOT.
Việc triển khai phần tử logic NOR trên các bóng bán dẫn lưỡng cực được thể hiện trong Hình 1.1.
Hàm logic NOR có thể được biểu diễn bằng các hàm AND và NOT sử dụng quy tắc của De Morgan: phủ định của một phép tách là sự kết hợp của các phủ định. Mạch có hai bộ biến tần VT1 và VT2, được cung cấp bằng cách sử dụng các công tắc và điện áp có cực tính ngược nhau. Khi một mức logic 0 được áp dụng cho cả hai đầu vào (“mặt đất”), sự phóng điện xảy ra trong vùng p của bóng bán dẫn, nó đóng lại và dòng điện bắt đầu chạy qua các bóng bán dẫn VT3, VT4, thực hiện chức năng AND, điện áp mức độ đủ để đảm bảo tính logic. Nếu đơn vị logic (“cộng”) được áp dụng cho ít nhất một đầu vào thì điện áp sẽ giảm ở một trong các đầu ra của biến tần; điện áp ở đầu ra AND sẽ không đủ để cung cấp một đầu vào logic.
Hình 1.1 - Phần tử logic NOR trên Transistor lưỡng cực
Hình 1.2 - các số 0 logic được áp dụng cho đầu vào của phần tử OR-NOT
Hình 1.2 cho thấy một biến thể hoạt động của mạch bán dẫn khi các số 0 logic được áp dụng cho đầu vào, dẫn đến một số 0 logic ở đầu ra.
Phần tử OR-NOT tạo ra bảng chân lý sau (xem Bảng 1.1):
Bảng 1.1 - Bảng chân lý của phần tử NOR
Yếu tố KHÔNG.
Phần tử NOT trên TTL được thể hiện trong Hình 1.3.
Hình 1.3 - Biến tần logic (chức năng NOT logic)
Khi công tắc được lắp ở phía “cộng”, một dòng điện phát nhỏ chạy qua, dòng điện này cho phép bóng bán dẫn mở, xảy ra sụt áp và đèn báo không sáng, tương ứng với mức 0 logic. Khi chìa khóa được lắp ở phía “đất”, lớp cắm mở rộng, điện trở của bóng bán dẫn lớn hơn nhiều so với điện trở của điện trở, bóng bán dẫn đóng lại, không có sụt áp, tương ứng với logic.
Bảng chân lý của phần tử NOT (xem bảng 1.2).
Bảng 1.2 - Bảng chân trị của phần tử NOT
Khi các đơn vị logic được cung cấp bằng cách đóng các công tắc, dòng điện đủ chạy qua các bóng bán dẫn gần các công tắc này và đủ điện áp được cung cấp cho đầu vào của bóng bán dẫn đảo ngược để mở nó, dòng điện chạy tự do, điện trở của bóng bán dẫn đảo ngược thấp, điện áp giảm trên điện trở ở biến tần và đầu ra ở mức logic bằng 0.
Khi một hoặc 0 hoặc cả hai số 0 được áp dụng cho các phím, điện áp đầu ra tới biến tần không đủ để mở nó, điện trở của nó cao và mức điện áp cao được hình thành ở bộ thu của nó và đầu ra là số 0 logic .
Sơ đồ của phần tử AND-NOT với bộ biến tần phức tạp được hiển thị trong Hình 1.5.
Hình 1.5 - Phần tử NAND với bộ biến tần phức tạp
Bảng chân trị của phần tử này tương ứng với Bảng 1.3.
Phần tử này bao gồm ba giai đoạn: đầu vào (R1, VT1, VT2 - mô hình bóng bán dẫn đa bộ phát), đảo pha (VT3, R2, R4) và bộ khuếch đại đầu ra (VT4, VT5, VD3, R3).
Khi các đơn vị logic được áp dụng cho đầu vào x 1 và x 2, một dòng điện thu xuất hiện trên các bóng bán dẫn VT1, VT2 và chạy vào đế của bóng bán dẫn VT3, mở nó ra. Một phần dòng điện của bộ phát VT3 chạy vào bóng bán dẫn VT5, nó mở ra, đầu ra y được đặt ở mức điện áp thấp, trong khi VT4 đóng (không có đủ điện áp qua điểm nối cực phát VT4 và VD1). Khi áp dụng ít nhất một logic 0, dòng thu của bóng bán dẫn VT1, VT2 dừng, VT3 và VT5 đóng, VT4 mở. Vì VT5 đóng nên mức điện áp cao được tạo ra ở đầu ra.
Tổng hợp và nghiên cứu các phần tử trên cơ sở Transistor MOS.
Sự phát triển của mạch máy tính dựa trên bóng bán dẫn MOS bắt đầu với sự ra đời của bóng bán dẫn hiệu ứng trường kênh cảm ứng vào năm 1962. Các mạch dựa trên bóng bán dẫn MOS có đặc điểm là dễ sản xuất, nhỏ gọn, tiêu thụ điện năng thấp và khả năng chống nhiễu cao trước những thay đổi về điện áp nguồn. Các bóng bán dẫn MOS có cấu trúc bán dẫn-điện môi-kim loại và thường được gọi là bóng bán dẫn MOS. Vì chất điện môi dựa trên oxit SiO 2 nên tên bóng bán dẫn MOS (đơn cực, kênh) được sử dụng. Điện cực kim loại cung cấp điện áp điều khiển được gọi là cổng (G) và hai điện cực còn lại được gọi là nguồn (I) và cống (C). Dòng điện hoạt động chảy từ nguồn tới cống. Đối với kênh p, cực cống là âm và đối với kênh p là dương. Tấm wafer chính của chất bán dẫn được gọi là miếng đệm (P). Kênh là lớp dẫn điện gần bề mặt giữa nguồn và cống, trong đó giá trị hiện tại được xác định bằng điện trường.
Không có quá trình tiêm hoặc khuếch tán trong kênh. Dòng điện hoạt động trong kênh là do sự trôi dạt trong điện trường của các electron trong kênh n và lỗ trống trong kênh p.
Khi điện áp điều khiển bằng 0, kênh không có và không có dòng điện chạy qua. Một kênh được hình thành dưới tác động của điện áp điều khiển bên ngoài được gọi là cảm ứng. Điện áp tại đó một kênh được hình thành được gọi là điện áp ngưỡng. Một kênh có nồng độ điện tích bổ sung ban đầu được gọi là kênh tích hợp. Hiệu suất của bóng bán dẫn n-MOS cao hơn hiệu suất của bóng bán dẫn p-MOS từ 5-8 lần, vì độ linh động của điện tử lớn hơn đáng kể so với độ linh động của lỗ trống. Trong mạch MOS, điện trở bị loại bỏ hoàn toàn, vai trò của chúng được thực hiện bởi các bóng bán dẫn MOS.
Phần tử OR-NOT.
Sơ đồ của phần tử OR-NOT được thể hiện trên hình 1.6.
Hình 1.6 - Phần tử NOR trên Transistor MOS
Transitor VT1 hoạt động như một điện trở vì bóng bán dẫn MOS có điện trở cao; để cho dòng điện đi qua, nguồn được nối với cực dương của nguồn. Khi các số 0 logic được áp đồng thời vào các bóng bán dẫn VT2 và VT3, chúng đóng lại, tạo ra tải sau bóng bán dẫn VT1, mức điện áp này tương ứng với mức logic. Bảng chân trị của phần tử này tương ứng với bảng 1.1. Nếu ít nhất một hoặc cả hai đơn vị logic được áp dụng cho đầu vào, một trong các bóng bán dẫn VT2 và VT3 (hoặc cả hai) sẽ mở, hiện tượng sụt áp sẽ xảy ra và đầu ra sẽ có giá trị logic bằng 0.
phần tử NAND.
Phần tử AND-NOT được hiển thị trong Hình 1.7.
Hình 1.7 - Phần tử AND-NOT trên bóng bán dẫn MOS
HOẶC phần tử.
Yếu tố I.
Tổng hợp và nghiên cứu các phần tử trên cấu trúc KMDP.
Phần tử OR-NOT.
phần tử NAND.
Tổng hợp và nghiên cứu các phần tử dựa trên logic kết hợp bộ phát (ECL).
Mạch của các phần tử ESL dựa trên việc sử dụng bộ khuếch đại vi sai ở chế độ chuyển mạch hiện tại. Các phần tử ESL xuất hiện vào năm 1967 và hiện là phần tử bán dẫn dựa trên silicon nhanh nhất. Độ trễ truyền tín hiệu trong các phần tử ESL đã giảm xuống phạm vi dưới nano giây (khoảng 1 ns).
Hiệu suất cực nhanh của các phần tử ESL đạt được thông qua việc sử dụng chế độ hoạt động không bão hòa của bóng bán dẫn, bộ theo dõi bộ phát đầu ra và biên độ tín hiệu logic thấp (khoảng 0,8 V). Các phần tử logic ESL có đầu ra paraphase, cho phép bạn thu được đồng thời giá trị trực tiếp và nghịch đảo của hàm đang được triển khai. Điều này giúp giảm đáng kể tổng số chip trong thiết bị.
Các tính năng của mạch ESL và đặc điểm của nó là:
Khả năng kết hợp đầu ra của một số phần tử để tạo thành các chức năng mới;
Khả năng làm việc với tải có trở kháng thấp nhờ sự hiện diện của bộ phát;
Giá trị công việc chuyển mạch thấp và mức tiêu thụ điện năng không phụ thuộc vào tần số chuyển mạch;
Độ ổn định cao của các thông số động khi thay đổi nhiệt độ và điện áp nguồn;
Việc sử dụng nguồn điện âm và nối đất cho các mạch thu, giúp giảm sự phụ thuộc của tín hiệu đầu ra vào nhiễu trong các bus điện.
Những nhược điểm của các phần tử ESL bao gồm độ phức tạp của mạch, mức tiêu thụ điện năng đáng kể và khó khăn trong việc kết hợp với các vi mạch TTL và TTLsh.
Yếu tố I.
HOẶC phần tử.
phần tử NAND.
Phần tử OR-NOT.
Tổng hợp và nghiên cứu phần tử NOT trên Transistor MOS() theo logic dương và logic âm.
Mục tiêu của công việc . Làm quen với các hàm và định luật cơ bản của đại số logic, đặc tính của chip logic, kiến thức cơ bản về phân tích và tổng hợp các mạch logic đơn giản và phức tạp.
Thông tin lý thuyết ngắn gọn.
Việc phân tích hoạt động của các thiết bị số và tổng hợp các mạch logic được thực hiện trên cơ sở bộ máy toán học của đại số logic hay đại số “Boolean”, chỉ hoạt động với hai khái niệm: đúng (logic “1”) và sai (logic “ 0”). Các hàm hiển thị thông tin như vậy, cũng như các thiết bị tạo thành các hàm đại số logic, được gọi là logic. Hàm logic của một số biến xác định bản chất của các phép toán logic, do đó một tập hợp các biến đầu vào x 0 , x 1 ,…, x N -1 biến đầu ra được gán F
F = f(x 0 , x 1 ,…, x N -1 ).
Hàm biến đổi được đặc trưng bởi một bảng trong đó mỗi tổ hợp các biến đầu vào tương ứng với giá trị của biến đầu ra F. Nó được gọi là bảng chân lý.
Các chức năng chính của đại số logic, với sự trợ giúp của nó, bạn có thể thực hiện bất kỳ phép biến đổi logic nào, là phép nhân logic (kết hợp), phép cộng logic (phân tách) và phủ định logic (đảo ngược).
Đại số logic cho phép bạn chuyển đổi các công thức mô tả các phụ thuộc logic phức tạp để đơn giản hóa chúng. Điều này cuối cùng giúp xác định cấu trúc tối ưu của một máy kỹ thuật số cụ thể thực hiện bất kỳ chức năng phức tạp nào. Cấu trúc tối ưu thường được hiểu là cấu trúc của một máy tự động trong đó số lượng phần tử có trong thành phần của nó là tối thiểu.
Các định luật cơ bản của logic đại số.
Luật du lịch:
Một + b = b+ một;bụng = ba.
Luật kết hợp:
(a + b) + c = a + (b + c); (ab)c = a(bc).
Luật phân phối:
a(b + c) = ab + ac; a + bc = (a + b)(a +c).
Định luật hấp thụ:
a + ab = a(1 + b) = a; a(a + b) = a + ab = a.
Định luật dán:
bụng
+
Một
=
Một;
(Một
+
b)(Một
+
)
=
Một.
Luật phủ định:
hoặc
.
Phần tử logic. Các phần tử logic chỉ sử dụng hai mức làm giá trị điện áp đầu vào và đầu ra: “cao” và “thấp”. Nếu logic “0” tương ứng với điện áp mức thấp và logic “1” ở mức cao thì logic đó được gọi là dương và ngược lại, nếu logic “0” được coi là điện áp mức cao và logic “ 1” được coi là điện áp mức thấp, khi đó loại logic này được gọi là âm. Trong logic bóng bán dẫn-bóng bán dẫn (TTL), điện áp logic “0” là bạn 0 là một phần mười vôn (nhỏ hơn 0,4 V) và điện áp logic “1” là bạn 1 >2.4 V. Các phần tử logic thực hiện các hàm đơn giản nhất hoặc một hệ thống các hàm đại số logic.
|
Bảng 1 |
|
|
|
|
Hàm đơn giản nhất trong đại số logic là hàm NOT. Nó được thực hiện bằng cách sử dụng một biến tần, ký hiệu đồ họa được hiển thị trong Hình. 1. Giá trị được cung cấp cho đầu vào biến tần X, có thể nhận hai giá trị: “0” và “1”. Giá trị sản phẩm đầu ra Y, cũng nhận hai giá trị: “1” và “0”. Một số này tương ứng với một số kia X Và Yđược cho bởi bảng chân lý (Bảng 1), và giá trị của đại lượng đầu ra Y không phụ thuộc vào giá trị trước đó mà chỉ phụ thuộc vào giá trị hiện tại của đại lượng đầu vào X:
Y
=
.Điều này đúng với tất cả các cổng logic không có bộ nhớ có bảng chân lý chứa giá trị Y không phụ thuộc vào thứ tự của dòng.
|
ban 2 |
||
|
|
|
|
Các phần tử logic thực hiện các chức năng cộng và nhân logic là các phần tử OR và AND. Bảng chân lý cho các phần tử này liên hệ duy nhất với giá trị của đại lượng đầu ra Y với các giá trị của hai (hoặc nhiều) đại lượng đầu vào X tôi ,
X 2
,
... x N. Các ký hiệu đồ họa thông thường của các phần tử logic OR và AND lần lượt được hiển thị trong Hình 1. 2 và 3, và các bảng chân lý của chúng nằm trong bảng 2 và 3. Ví dụ: đối với phần tử logic 2-OR thực hiện phép phân biệt Y= x tôi + X 2 hoặc Y= x tôi X 2 ,
và đối với phần tử 2-I, việc thực hiện sự kết hợp
Y= x tôi X 2 hoặc Y= x tôi X 2 .
|
bàn số 3 |
||
|
|
|
|
và một tập hợp các phần tử logic AND, OR, NOT có thể thực hiện bất kỳ hàm logic phức tạp nào tùy ý, do đó tập hợp các phần tử này được gọi là đầy đủ về mặt chức năng. Trong thực tế, một tập hợp mở rộng các phần tử logic thường được sử dụng, điều này cũng giúp tạo ra các hệ thống hoàn chỉnh về mặt chức năng. Chúng bao gồm các yếu tố:
NOR (Cổng Pierce) thực hiện chức năng
;
NAND (phần tử Schaffer) thực hiện chức năng
.
Ký hiệu và bảng chân lý của chúng được thể hiện trong hình. 4 và trong bảng. 4.
|
Bảng 4 |
|||
|
|
|
|
|
Đặc biệt, các hệ thống hoàn chỉnh về mặt chức năng có thể chỉ bao gồm các phần tử thuộc một loại, ví dụ như các phần tử thực hiện chức năng NAND hoặc NOR.
Mạch logic tổ hợp là những mạch có tín hiệu đầu ra được xác định duy nhất bởi các tín hiệu có ở đầu vào của chúng tại thời điểm nhất định và không phụ thuộc vào trạng thái trước đó.
Tập hợp các phần tử logic có trong quan điểm giáo dục về những điều cơ bản của công nghệ kỹ thuật số không chứa các phần tử thực hiện chức năng NOR, điều này giới hạn số lượng tùy chọn để xây dựng các mạch logic trong quá trình tổng hợp của chúng và cho phép bạn soạn mạch chỉ dựa trên các phần tử NAND .
Trước khi chuyển sang các vấn đề phân tích, tổng hợp các thiết bị logic theo cơ sở các phần tử nhất định (AND-NOT), cần lập một bảng tóm tắt tất cả các dạng biểu diễn tín hiệu đầu ra của các phần tử này có thể có, với điều kiện logic đó. các biến được cung cấp cho đầu vào của chúng X tôi Và X 2 . Khi tổng hợp các mạch, có thể sử dụng hai kỹ thuật: đảo ngược kép biểu thức ban đầu đầu vào hoặc một phần của nó và sử dụng định lý De Morgan. Trong trường hợp này, hàm được chuyển đổi sang dạng chỉ chứa các phép toán nhân và đảo logic và được viết lại bằng cách sử dụng các ký hiệu của phép toán AND-NOT và NOT.
Trình tự phân tích, tổng hợp mạch logic tổ hợp:
Lập bảng hoạt động của mạch logic (bảng chân lý).
Viết hàm logic.
Giảm thiểu hàm logic và chuyển nó sang dạng thuận tiện cho việc thực hiện trên cơ sở các phần tử logic nhất định (NAND, NOT).
Một ví dụ về phân tích và tổng hợp mạch logic .
Cần phải xây dựng một ô đa số (ô biểu quyết) với ba đầu vào, tức là một ô như vậy trong đó tín hiệu đầu ra bằng 1 khi có một tín hiệu ở hai hoặc ba đầu vào của mạch, nếu không thì tín hiệu đầu ra phải bằng 0.
Đầu tiên chúng ta hãy điền vào bảng chân lý (Bảng 5). Vì trong trường hợp này có ba tín hiệu đầu vào X 1 , X 2 , X 3 , mỗi giá trị có thể nhận một trong hai giá trị có thể (0 hoặc 1), khi đó có thể có tổng cộng tám kết hợp khác nhau của các tín hiệu này. Bốn trong số các kết hợp này sẽ tương ứng với tín hiệu đầu ra F, bằng một.
Bảng 5
|
x 1 |
x 2 |
x 3 | ||
Nếu trong bảng chân lý tổng hợp, giá trị đầu ra thường lấy giá trị “1” thì các hàng trong đó giá trị đầu ra bằng “0” sẽ được tổng hợp.
Khi thực hiện thủ tục đã cho, chúng ta thu được hàm
F= . (1)
Để giảm thiểu (đơn giản hóa) hàm này, bạn cần áp dụng các định luật cơ bản của đại số logic. Ví dụ, có thể thực hiện trình tự biến đổi sau đây bằng cách sử dụng định luật dán (định lý De Morgan):
F = =
+
=
. (2)
Như bạn có thể thấy, biểu thức cuối cùng thu được đơn giản hơn nhiều so với biểu thức ban đầu.
Việc phân tích (tổng hợp các bảng chân lý) của các mạch logic phức tạp hơn được thực hiện theo cách tương tự.
Để hoàn thành nhiệm vụ, một tập hợp các phần tử logic phổ biến nhất được đề xuất (Hình 5).
Cơm. 5. Tập hợp các yếu tố logic để hoàn thành một nhiệm vụ
Phân công phòng thí nghiệm
1. Biên dịch các bảng chân lý cho tất cả các phần tử logic như trong Hình 2. 5.
2. Đối với mỗi phần tử logic từ tập hợp được hiển thị trong Hình. 5. soạn các biểu thức logic thực hiện các chức năng của chúng trên cơ sở các phần tử logic NOT và NAND và vẽ các mạch giống hệt nhau.
3. Lắp ráp các mạch đã xem xét trên giá đỡ và bằng cách tìm kiếm thông qua các tổ hợp tín hiệu đầu vào, lập bảng chân lý của chúng.
4. Sử dụng các định luật phủ định (định lý De-Morgan), biến đổi hàm cực tiểu (2) để thực hiện nó trên cơ sở các phần tử logic NOT và NAND và vẽ mạch giống hệt nhau.
5. Lắp ráp mạch đã trình bày trên giá đỡ và bằng cách tìm kiếm thông qua các tổ hợp tín hiệu đầu vào, kiểm tra sự tuân thủ hoạt động của nó với bảng chân trị (Bảng 5).
Câu hỏi kiểm soát
Một hệ thống hoàn chỉnh về mặt chức năng và cơ sở của các phần tử logic là gì?
Các tính năng của tổng hợp thiết bị logic là gì?
Nguyên tắc giảm thiểu các thiết bị logic là gì?
Kể tên các phép toán cơ bản của đại số Boole.
Các định lý của đại số Boolean phản ánh điều gì? Xây dựng định lý De Morgan: hấp thụ và dán.
Những thiết bị kỹ thuật số nào được gọi là tổ hợp?
CÔNG VIỆC PHÒNG THÍ NGHIỆM SỐ 5
