Đặc điểm của vi mạch CMOS với bóng bán dẫn hiệu ứng trường. Cổng logic CMO

Để thiết kế IC kỹ thuật số, ngoài các bóng bán dẫn lưỡng cực pnp và pnp, người ta còn sử dụng các bóng bán dẫn hiệu ứng trường và kênh đơn cực (Hình 5.17a), gọi là bóng bán dẫn MOS (MOS - Metal-Oxide-Semiconductor - metal-oxide-semiconductor ). Nhìn chung, một bóng bán dẫn hiệu ứng trường có bốn điện cực: nguồn S (Nguồn), cống D (Cống), cổng G (Cổng) và đế SS (Substrate). Thiết bị đầu cuối cổng trong hình ảnh FET được dịch chuyển đến gần thiết bị đầu cuối nguồn hơn. Hình ảnh kênh với đường đứt nét được làm phong phú tượng trưng cho sự thiếu dẫn điện giữa cực máng và nguồn ở điện áp nguồn-cổng bằng 0. Trong bộ lễ phục. 5.17 và các ký hiệu “+” và “-” biểu thị cực tính của điện áp trên các điện cực trong hoạt động bình thường của bóng bán dẫn hiệu ứng trường. Chất nền thường được kết nối với nguồn hoặc với một trong các cực của nguồn điện.

Trong bộ lễ phục. Hình 5.17.6 trình bày mạch kết nối một cặp bóng bán dẫn bổ sung (bóng bán dẫn có nhiều loại kênh khác nhau), đó là một công tắc điện tử - biến tần (LE NOT). Một đặc điểm của công tắc này là không có dòng điện chạy qua các bóng bán dẫn ở trạng thái tĩnh, vì ở bất kỳ giá trị nào của tín hiệu đầu vào, một trong các bóng bán dẫn nối tiếp sẽ bị đóng. Công tắc chỉ tiêu thụ dòng điện khi nó được chuyển đổi trong khoảng thời gian mà tín hiệu đầu vào thay đổi. Tại khoảng thời gian này cả hai bóng bán dẫn

mở, do tín hiệu đầu vào có các giá trị dẫn đến chênh lệch điện áp giữa các cổng và nguồn của các bóng bán dẫn kênh, khác biệt đáng kể so với 0. Dòng điện lớn nhất chạy ở

Các bóng bán dẫn hiệu ứng trường cho phép chế tạo không chỉ các công tắc kỹ thuật số mà còn cả các công tắc tương tự để chuyển đổi tín hiệu tương tự lưỡng cực, điều này không thể thực hiện được bằng các bóng bán dẫn lưỡng cực. Trong bộ lễ phục. Hình 5.17,c cho thấy thành phần chính của một công tắc tương tự như vậy (thay vì điện thế nối đất để chuyển đổi tín hiệu lưỡng cực, nên đặt một điện áp âm. Ở các giá trị, cả hai bóng bán dẫn đều đóng (điện trở của khóa riêng là quay; khóa là mở và khi một trong các bóng bán dẫn mở, tùy thuộc vào cực tính của điện áp đầu vào chuyển mạch. Trong mỗi trường hợp này, điện trở giữa các cực của công tắc dao động từ đơn vị đến hàng trăm Ohms, tùy thuộc vào loại (điện trở của công tắc mở). Sự phụ thuộc vào điện áp của tín hiệu chuyển mạch càng nhỏ thì độ tuyến tính của phím càng cao. Khi thiết kế các công tắc analog, các biện pháp được thực hiện để cải thiện tính tuyến tính của chúng. Đầu vào và đầu ra của công tắc analog không thể phân biệt được - đầu vào sẽ là cực của công tắc nơi tín hiệu chuyển mạch được áp vào.

Ba công nghệ chính để sản xuất IC bán dẫn hiệu ứng trường đã được phát triển:

Công nghệ MOS (công nghệ n-MOS),

công nghệ MOS công nghệ p-MOS),

Công nghệ CMOS Công nghệ CMOS; CMOS - MOS bổ sung).

Tất cả những công nghệ này không ngừng được cải tiến nhằm tăng tốc độ và mức độ tích hợp các phần tử trên chip. Cho đến nay, hàng chục công nghệ này đã được phát triển.

Thiết kế mạch IC CMOS. Dòng IC CMOS đầu tiên được hãng phát triển vào năm 1968, sau đó một dòng ra đời, sau đó được thay thế bằng dòng có đặc tính cải tiến hơn, dòng IC này được nhiều hãng nước ngoài sản xuất, ví dụ như dòng Series Series, v.v. Tổng quan

Nhược điểm của IC thuộc tất cả các dòng này là tốc độ thấp (thời gian trễ tín hiệu lên tới hàng trăm mili giây) và giá trị dòng điện đầu ra thấp.

Năm 1981, Motorola và National Semiconductor đã phát triển các dòng IC có thông số vật lý gần giống với dòng. Đặc biệt, hiệu suất của các dòng CMOS và TTL này là như nhau (thời gian trễ cổng trung bình thì không). Hiệu suất thậm chí còn cao hơn ở dòng CMOS được phát triển vào năm 1985 bởi Texas Instruments Inc. (). Các đặc tính tích cực của cả IC TTL và IC CMOS đã được công ty triển khai trong IC dòng VST (1987), được sản xuất bằng công nghệ BiCMOS, một công nghệ đặt các bóng bán dẫn lưỡng cực và CMOS trên cùng một chip với các mức tín hiệu IC đầu vào và đầu ra tương thích với mức TTL-).

Trong bảng Hình 5.9 cho thấy sự tương ứng giữa các dòng IC CMOS trong và ngoài nước. Điện áp cung cấp của IC CMOS có thể thay đổi trong giới hạn rộng - điện áp cung cấp càng cao thì IC sẽ hoạt động càng nhanh. Về chức năng được thực hiện và (hoặc) đánh số chân, IC dòng 4000 hầu hết khác với IC TTL có mục đích chức năng tương tự. Phạm vi chức năng của dòng IC bao gồm một phần IC của cả dòng TTL 54/74 và dòng CMOS có cùng số trong tất cả các dòng này có cùng mục đích chức năng và đánh số chân).

Trong bộ lễ phục. 5.18, a hiển thị các mạch bảo vệ diode của đầu vào và đầu ra của LE khỏi điện áp tĩnh điện đối với dòng IC a trong Hình. 5.18.6 - đối với dòng IC Tất cả các IC kỹ thuật số đều có khả năng bảo vệ đầu vào và đầu ra như vậy, ngoại trừ bộ chuyển đổi mức điện áp sử dụng phiên bản bảo vệ đầu vào khác (Hình 5.19). Với phiên bản bảo vệ đầu vào đầu tiên, mức tín hiệu đầu vào không được vượt quá điện áp nguồn do hở diode nối giữa đầu vào và cực. Với tùy chọn bảo vệ thứ hai, mức tín hiệu đầu vào có thể cao hơn vài lần so với mức tín hiệu đầu vào giá trị mà không làm hỏng IC (điện áp dư thừa được dập tắt bằng điện trở). Trong trường hợp này, IC hoạt động như một bộ chuyển đổi giảm dần logic 1. Mạch đầu vào cũng cung cấp khả năng bảo vệ chống lại điện áp đầu vào âm. TRONG

(xem bản quét)

Trong phần sau đây, các mạch bảo vệ đầu vào và đầu ra thường không được hiển thị.

Sự khác biệt giữa loạt (Hình 5.19,a) và (Hình 5.19,6) là sự hiện diện của các bộ đệm bổ sung ở đầu ra của IC sau để tách IC khỏi môi trường bên ngoài. Thay vì dòng này, một dòng có đầu ra không có bộ đệm hiện đang được sản xuất, có các thông số điện tương tự (UB - Không có bộ đệm, B - Có bộ đệm). Sự hiện diện của bộ đệm đầu ra bổ sung trong dòng CD40005 dẫn đến tăng độ trễ tín hiệu trong LE nhưng cải thiện các đặc tính chuyển mạch. Đặc điểm so sánh của các loạt này được đưa ra trong bảng. 5.10.

Bảng 5.10. (xem phần scan) Thông số của IC dòng CD4000B và CD4000UB

Việc thực hiện chuyển đổi analog được hiển thị trong Hình. 5 giờ 20. Khi giá trị tín hiệu là OE = 1 (OE - Output Enable) thì phím sẽ mở và khi nào thì phím sẽ đóng. Ở trạng thái đóng, công tắc được đặc trưng bởi trở kháng đầu ra cao và người ta thường nói rằng đầu ra ở trạng thái Z. Thay vì

điện thế nối đất, bạn có thể đặt điện áp âm nhưng phải đáp ứng điều kiện

Mạch hai đầu vào được hiển thị trong Hình. 5,21. Giai đoạn đầu ra trên hai bóng bán dẫn bổ sung là giai đoạn đệm, vì nó cách ly tất cả các kết nối bên trong khỏi đầu ra của LE. Sự khác biệt giữa dòng không có bộ đệm và dòng có bộ đệm có thể thấy rõ trong Hình 2. 5.22, trong đó chúng thực hiện các chức năng giống nhau. Một thiết kế mạch khác của LE 2I-NE được hiển thị trong Hình. 5,23.

Một tập hợp các phần tử phổ quát, bao gồm hai cặp bóng bán dẫn MOS bổ sung và một bộ biến tần, được triển khai trong (Hình 5.24). Bộ công cụ này cho phép người dùng sử dụng các kết nối chân IC bên ngoài để có được các công tắc analog và

công tắc hai kênh tương tự (Hình 5.25) - chân 2 và 9 được kết nối; 4 và 11; 3 và 6; 8, 10 và 13; 1, 5 và 12;

ba bộ biến tần - kết nối các chân 2, 11 và 14; 4, 7 và 9; 8 và 13 (đầu ra KHÔNG có đầu vào 6); 1 và 5 (đầu ra KHÔNG có đầu vào 3); 10 - đầu vào đầu ra KHÔNG;

3OR-NOT - kết nối các chân 4, 7 và 9; và 11; 5, 8 và 12 (đầu ra LE có đầu vào 3, 6 và 10);

3I-NOT - kết nối các chân 2, 11 và 14; 4 và 8; 5 và 9; 1, 12 và 13 (đầu ra LE có đầu vào 3, 6 và 10);

LE, thực hiện chức năng kết nối chân 2 và 14; 4, 8 và 9; 1 và 11; 5, 12 và 13 (đầu ra

LE, thực hiện chức năng kết nối chân 2 và 14; 7 và 9; 4 và 8; 1, 11 và 13; 5 và 12 (đầu ra ;

Biến tần có đầu ra trạng thái Z thực hiện chức năng

Trạng thái đầu ra At và Z ở các chân kết nối 8, 11 và 13;

So với IC TTL, cần lưu ý những ưu điểm sau của IC CMOS dòng 4000 (dòng 561 và 1561):

tiêu thụ điện năng thấp trong dải tần lên tới (ở chế độ tĩnh, mức tiêu thụ điện năng trên mỗi van);

phạm vi điện áp cung cấp lớn, bạn có thể sử dụng nguồn điện không ổn định; trở kháng đầu vào rất cao (khả năng tải cao ở tần số lên tới

sự phụ thuộc thấp của các đặc tính vào nhiệt độ. Nhược điểm của IC CMOS dòng 4000 (dòng 561 và 1561) bao gồm:

tăng điện trở đầu ra (0,5 ... 1 kOhm); ảnh hưởng lớn của điện dung tải và điện áp cung cấp đến thời gian trễ, thời gian của các cạnh và mức tiêu thụ điện năng;

thời gian trễ dài và thời lượng của mặt trận; phạm vi rộng của tất cả các thông số.

Đồ thị tiêu tán năng lượng theo tần số của IC CMOS và TTL giao nhau ở một tần số nào đó, do công suất động của IC TTL phụ thuộc rất ít vào tần số chuyển mạch. Ở tần số tối đa cho phép, mức tiêu thụ điện năng của IC CMOS ngang bằng với mức tiêu thụ của IC TTL.

Ở chế độ tĩnh (không quá tải), mức tín hiệu đầu ra của IC CMOS khác biệt đáng kể so với mức của IC CMOS, trái ngược với các giá trị thông thường. V cho TTL BC. Điều này gây ra những khó khăn nhất định khi sử dụng TTL và cấp độ trong một thiết bị.

Các phương pháp điều phối cấp độ sẽ được thảo luận ở § 5.6.

Sê-ri này tạo ra hai loại IC CMOS: sê-ri không khớp đầu vào với IC TTL và sê-ri phù hợp đầu vào với IC TTL (không yêu cầu chuyển đổi mức bổ sung). Các dòng này khác nhau ở cách thực hiện các mạch đầu vào và đầu ra của IC, được hiển thị trong Hình 2. 5.26 và đối với dòng IC trong Hình. 5.26, b - đối với dòng IC trong Hình. 5.27 - đối với dòng IC và trong Hình. 5.28 - đối với dòng IC Ngưỡng chuyển đổi đối với dòng IC nằm trong khoảng từ , và đối với dòng IC, ngưỡng chuyển mạch bằng với yêu cầu về mức tín hiệu đầu vào được chỉ định bởi các bất đẳng thức

Khả năng chống ồn của dòng IC được đưa ra trong Bảng. 5.11, từ đó có thể thấy nó cao hơn đáng kể so với dòng TTL (xem Bảng 5.5). Các giá trị giới hạn của các tham số của IC của các dòng này được chỉ ra trong bảng. 5.12 và các điều kiện vận hành được khuyến nghị

(xem bản quét)

Trong bảng 5.13.

Các mạch tích hợp dòng CMOS, có cùng số hiệu (đối với IC nước ngoài) hoặc cùng ký hiệu chữ và số (đối với IC trong nước, phân thành các nhóm dãy 176/561/564/1561 và 1564/1554), thực hiện các chức năng giống nhau và trùng khớp về cách bố trí các chân bên ngoài. Trong tương lai, trong các bản vẽ dành cho IC dòng CMOS, tên IC của một dòng cụ thể sẽ chỉ được chỉ định, mặc dù các IC tương tự có thể nằm trong các dòng khác.

Cơm. 5.29 (xem bản quét)

Trong bộ lễ phục. 5.29 trình bày LE AND-NOT, AND, NOT, OR-NOT và tổng modulo hai, do ngành sản xuất trong nước sản xuất. Các ký hiệu đồ họa cho biết số lượng tương tự của IC nước ngoài. Các phần tử logic của chuỗi 176 được hiển thị trong Hình 2. 5h30. Ứng dụng này đã được thảo luận ở trên khi mô tả chất tương tự nước ngoài của nó: các cặp bóng bán dẫn bổ sung, cổng G, cống của bóng bán dẫn kênh p và kênh n, nguồn SP và SN

(bấm vào để xem quét)

các bóng bán dẫn kênh p và kênh n). LE nước ngoài, hiện không có sản phẩm tương tự trong nước, được hiển thị trong Hình 2. 5,31 và 5,32.

Cơm. 5.32 (xem bản quét)

Các thông số của IC dòng CMOS được cho trong Bảng. , và trong bảng. A2.3 - các thông số của IC dòng 4000, cần được tính đến chủ yếu khi thiết kế các thiết bị kỹ thuật số và bộ vi xử lý. Thông số của IC nội địa dòng 176, 561, 1561 có thể tham khảo trong sách tham khảo, còn IC dòng 1554 - in. Tài liệu tham khảo hữu ích về IC dòng CMOS có sẵn tại.

Mạch tích hợp dòng 54.AC11000/74.AC11000.

Để giảm mức nhiễu trong IC CMOS tốc độ cao xảy ra khi chuyển đổi LE, tốt nhất nên sử dụng vị trí trung tâm của các chân nguồn trên

chip và các đầu ra IC phải được đặt ở phía có chân nguồn chung (GND). Công ty đã phát hành một dòng sản phẩm trong đó số AND cho biết vị trí trung tâm của các chân nguồn IC và các con số cho biết số sê-ri của IC, giống như trong các dòng sản phẩm khác. Hình 5.33 hiển thị LE của các chuỗi này.

Mạch tích hợp dòng SN54BCT/SN74BCT.

Như đã đề cập ở trên, IC của các dòng này được sản xuất bằng công nghệ BiMOS. Các mạch đầu vào của IC được chế tạo theo mạch như hình 2. 5.34a, làm cho đầu vào của các IC này tương thích với mức tín hiệu đầu vào TTL.

Các hệ thống vi xử lý sử dụng một số lượng lớn trình điều khiển bus và bộ thu phát, và tại bất kỳ thời điểm nào, bộ thu phát hoặc trình điều khiển của chỉ một thiết bị bên ngoài ở trạng thái hoạt động và phần còn lại ở trạng thái Z. Trình điều khiển và bộ thu phát, được triển khai bằng công nghệ TTL, tiêu thụ dòng điện ở trạng thái Z của các đầu ra theo cùng thứ tự như ở trạng thái hoạt động của các đầu ra, mặc dù chúng không thực hiện hầu hết công việc hữu ích.

Mục tiêu chính của việc phát triển IC BiMOS là giảm mạnh mức tiêu thụ hiện tại ở trạng thái Z của các đầu ra IC dành cho thiết kế các thiết bị bên ngoài của hệ thống vi xử lý. Trong bộ lễ phục. hiển thị mạch - trạng thái đầu ra, được tạo bằng công nghệ BiMOS, mạch đầu vào được hiển thị trong Hình. 5.34,a).

Đầu vào IC không sử dụng.

Khi thiết kế các thiết bị kỹ thuật số trên IC, không phải tất cả đầu vào của chúng đều có thể được sử dụng. Dựa trên logic hoạt động của thiết bị đang được phát triển, nên áp dụng mức logic 0 hoặc mức 1 cho các đầu vào này. Mức logic 0 trong cả IC TTL và CMOS được cung cấp bằng cách kết nối đầu vào không sử dụng với vỏ máy. Mức logic 1 được cung cấp với các đầu vào không sử dụng bằng cách kết nối chúng với điện áp nguồn (IC TTL) hoặc (IC CMOS), tuy nhiên, nên kết nối đầu vào của IC TTL dòng 54/74, sử dụng bóng bán dẫn nhiều bộ phát, với nguồn điện thông qua một điện trở giới hạn dòng điện để bảo vệ chống lại sự tăng điện áp xảy ra, chẳng hạn như khi bật nguồn.

Cơm. 16.10.

Sự khác biệt cơ bản giữa mạch CMOS và công nghệ nMOS là không có điện trở hoạt động trong mạch. Một cặp bóng bán dẫn với loại kênh khác nhau được kết nối với mỗi đầu vào của mạch. Các bóng bán dẫn có kênh loại p được kết nối bằng đế với nguồn điện, do đó, sự hình thành kênh trong chúng sẽ xảy ra khi hiệu điện thế giữa đế và cổng đủ lớn và điện thế ở cổng phải âm. so với chất nền. Trạng thái này được đảm bảo bằng cách đưa điện thế đất vào cổng (tức là logic 0). Các bóng bán dẫn có kênh loại n được kết nối bằng đế với mặt đất, do đó, sự hình thành kênh trong chúng sẽ xảy ra khi điện thế nguồn được cấp vào cổng (tức là logic 1). Việc áp dụng đồng thời số 0 logic hoặc số logic cho các cặp bóng bán dẫn như vậy với các loại kênh khác nhau dẫn đến thực tế là một bóng bán dẫn của cặp nhất thiết phải mở và bóng bán dẫn kia sẽ đóng. Do đó, các điều kiện được tạo ra để kết nối đầu ra với nguồn điện hoặc với mặt đất.

Vì vậy, trong trường hợp đơn giản nhất, đối với mạch biến tần (Hình 16.10) tại A = 0, bóng bán dẫn VT1 sẽ mở và VT2 sẽ đóng. Do đó, đầu ra của mạch F sẽ được kết nối qua kênh VT1 với nguồn điện, tương ứng với trạng thái logic: F=1. Tại A=1, bóng bán dẫn VT1 sẽ đóng (cổng và chất nền có cùng điện thế) và VT2 sẽ mở. Vì vậy, đầu ra của mạch F sẽ được nối qua kênh của Transistor VT2 xuống đất. Điều này tương ứng với trạng thái logic 0: F=0.

Phép cộng logic (Hình 16.11) được thực hiện bằng cách nối nối tiếp các kênh p của bóng bán dẫn VT1 và VT2. Khi có ít nhất một thiết bị được cung cấp, một kênh duy nhất sẽ không hình thành cho các bóng bán dẫn này. Đồng thời, nhờ kết nối song song VT3 và VT4, Transistor tương ứng ở phía dưới mạch được mở ra, đảm bảo kết nối đầu ra F với đất. Hóa ra F=0 khi có ít nhất một logic 1 được áp dụng - đây là quy tắc OR-NOT.

Cơm. 16.11.

Chức năng NAND được thực hiện thông qua kết nối song song của VT1 và VT2 ở phần trên của mạch và kết nối nối tiếp của VT3 và VT4 ở phần dưới (Hình 16.12). Nếu mức 0 được áp dụng cho ít nhất một đầu vào, một kênh duy nhất trên VT3 và VT4 sẽ không được hình thành, đầu ra sẽ bị ngắt khỏi mặt đất. Đồng thời, ít nhất một bóng bán dẫn ở phần trên của mạch (đến cổng áp dụng số 0 logic) sẽ cung cấp kết nối đầu ra F với nguồn điện: F = 1 khi áp dụng ít nhất một số 0 - quy tắc AND-NOT.

Cơm. 16.12.

Bản tóm tắt ngắn gọn

Tùy theo cơ sở phần tử mà có các công nghệ sản xuất IC khác nhau. Những cái chính là TTL trên bóng bán dẫn lưỡng cực và nMOS và CMOS trên bóng bán dẫn hiệu ứng trường.

Điều khoản quan trọng

công nghệ nMOS bóng bán dẫn hiệu ứng trường với kênh cảm ứng loại n.

Bộ đệm 3 trạng thái- phần đầu ra của mạch TTL, cung cấp khả năng chuyển sang trạng thái trở kháng cao thứ ba.

Công nghệ CMOS- Công nghệ sản xuất IC dựa trên bóng bán dẫn hiệu ứng trường với các kênh có cả hai loại dẫn điện.

Bộ sưu tập mở– một tùy chọn để triển khai phần đệm của các phần tử TTL không có điện trở trong mạch tải, phần này được loại bỏ bên ngoài mạch.

Mạch tải điện trở– Mạch TTL trong đó trạng thái của mạch đệm được xác định bởi trạng thái của không phải một mà là hai bóng bán dẫn.

Logic bóng bán dẫn– Công nghệ sản xuất IC dựa trên bóng bán dẫn lưỡng cực.

Chữ viết tắt được chấp nhận

CMOS – bổ sung, kim loại, oxit, chất bán dẫn

Bộ thực hành

Bài tập bài 16

Bài tập 1

Tùy chọn 1 cho bài tập 1.Vẽ mạch của phần tử NOR 3 đầu vào bằng công nghệ nMOS.

Phương án 2 cho bài tập 1.Vẽ mạch của phần tử NAND 3 đầu vào bằng công nghệ nMOS.

Phương án 3 cho bài tập 1.Vẽ mạch của phần tử NOR 4 đầu vào bằng công nghệ nMOS.

Bài tập 2

Tùy chọn 1 cho bài tập 2.Vẽ mạch điện cổng NOR 3 đầu vào sử dụng công nghệ CMOS.

Phương án 2 cho bài tập 2.Vẽ mạch điện cổng NAND 3 đầu vào sử dụng công nghệ CMOS.

Phương án 3 cho bài tập 2.Vẽ mạch điện cổng NOR 4 đầu vào sử dụng công nghệ CMOS.

Bài tập 3

Tùy chọn 1 cho bài tập 3.Vẽ mạch gồm phần tử NOR 3 đầu vào bằng công nghệ TTL.

Phương án 2 cho bài tập 3.Vẽ sơ đồ phần tử NAND 3 đầu vào sử dụng công nghệ TTL.

Phương án 3 cho bài tập 3.Vẽ mạch phần tử NOR 4 đầu vào bằng công nghệ TTL.

Bài tập 4

Tùy chọn 1 cho bài tập 4.Vẽ mạch gồm phần tử OR 3 đầu vào bằng công nghệ nMOS.

Phương án 2 cho bài tập 4.Vẽ mạch gồm phần tử AND 3 đầu vào bằng công nghệ nMOS.

Phương án 3 cho bài tập 4.Vẽ mạch của phần tử OR 4 đầu vào bằng công nghệ nMOS.

Bài tập 5

Phương án 1 cho bài tập 5.Vẽ mạch của cổng OR 3 đầu vào bằng công nghệ CMOS.

Phương án 2 cho bài tập 5.Vẽ sơ đồ mạch của phần tử AND 3 đầu vào sử dụng công nghệ CMOS.

Phương án 3 cho bài tập 5.Vẽ mạch của cổng OR 4 đầu vào bằng công nghệ CMOS.

Bài tập 6

Phương án 1 cho bài tập 6.Vẽ mạch gồm phần tử OR 3 đầu vào bằng công nghệ TTL.

Phương án 2 cho bài tập 6.Vẽ mạch gồm phần tử AND 3 đầu vào bằng công nghệ TTL.

Phương án 3 cho bài tập 6.Vẽ mạch gồm phần tử OR 4 đầu vào bằng công nghệ TTL.

Bài tập 7

Phương án 1 cho bài tập 7.Vẽ sơ đồ phần tử 2I-OR-NOT bằng công nghệ TTL.

Phương án 2 cho bài tập 7.Vẽ sơ đồ phần tử 2I-OR-NOT bằng công nghệ CMOS.

Phương án 3 cho bài tập 7.Vẽ sơ đồ phần tử 2AND-OR-NOT sử dụng công nghệ nMOS.

Bài tập 8

Phương án 1 cho bài tập 8.Vẽ mạch cổng NOR 3 đầu vào với bộ đệm 3 trạng thái.

Phương án 2 cho bài tập 8.Vẽ mạch của cổng NAND 3 đầu vào với bộ thu mở.

Phương án 3 cho bài tập 8.Vẽ mạch cổng OR 3 đầu vào với bộ đệm 3 trạng thái.

Bộ biến tần logic CMOS (CMOS)

Các vi mạch dựa trên các bóng bán dẫn MOS bổ sung (vi mạch CMOS) được xây dựng trên cơ sở các bóng bán dẫn MOS có kênh n và p. Điện thế đầu vào tương tự sẽ mở bóng bán dẫn kênh n và đóng bóng bán dẫn kênh p. Khi một logic logic được hình thành, bóng bán dẫn phía trên sẽ mở và bóng bán dẫn phía dưới sẽ đóng. Kết quả là không có dòng điện chạy qua mạch CMOS. Khi một số 0 logic được hình thành, bóng bán dẫn phía dưới sẽ mở và bóng bán dẫn phía trên sẽ đóng. Và trong trường hợp này, không có dòng điện nào chạy từ nguồn điện qua vi mạch. Phần tử logic đơn giản nhất là bộ biến tần. một biến tần được chế tạo trên các bóng bán dẫn MOS bổ sung được hiển thị trong Hình 1.

Hình 1. Sơ đồ nguyên lý của một biến tần chế tạo trên các bóng bán dẫn MOS bổ sung (Biến tần CMOS)

Nhờ tính năng này của vi mạch CMOS, chúng có lợi thế hơn các loại đã thảo luận trước đó - chúng tiêu thụ dòng điện tùy thuộc vào tần số xung nhịp áp dụng cho đầu vào. Biểu đồ gần đúng về mức tiêu thụ hiện tại của chip CMOS tùy thuộc vào tần số chuyển mạch của nó được hiển thị trong Hình 2

Hình 2. Sự phụ thuộc của mức tiêu thụ dòng điện của chip CMOS vào tần số

Cổng logic CMOS (CMDP) "VÀ"

Sơ đồ phần tử logic “NAND” trên chip CMOS thực tế trùng khớp với mạch “AND” đơn giản hóa trên các công tắc điều khiển điện tử mà chúng ta đã xem xét trước đó. Sự khác biệt là tải được kết nối không phải với dây chung của mạch mà với nguồn điện. Sơ đồ nguyên lý của phần tử logic “2I-NOT” được tạo trên các bóng bán dẫn MOS bổ sung (CMOS) được hiển thị trong Hình 3.

Hình 3. Sơ đồ nguyên lý của phần tử logic 2I-NOT được chế tạo trên các bóng bán dẫn MOS bổ sung (CMOS)

Trong mạch này, có thể sử dụng một mạch thông thường ở cánh tay trên, tuy nhiên, khi tạo ra mức tín hiệu thấp, mạch sẽ liên tục tiêu thụ dòng điện. Thay vào đó, bóng bán dẫn p-MOS được sử dụng làm tải. Những bóng bán dẫn này tạo thành một tải hoạt động. Nếu cần tạo ra điện thế cao ở đầu ra, thì các bóng bán dẫn sẽ mở, và nếu nó ở mức thấp thì chúng sẽ đóng lại.

Trong mạch của phần tử CMOS “AND” logic được hiển thị trong Hình 2, dòng điện từ nguồn điện đến đầu ra của vi mạch CMOS sẽ chạy qua một trong các bóng bán dẫn nếu ít nhất một trong các đầu vào (hoặc cả hai cùng một lúc) có điện thế thấp (mức logic bằng 0). Nếu có một mức logic ở cả hai đầu vào của phần tử CMOS “AND” logic, thì cả hai bóng bán dẫn p-MOS sẽ đóng và một điện thế thấp sẽ hình thành ở đầu ra của vi mạch CMOS. Trong mạch này, cũng như trong mạch như hình 1, nếu các bóng bán dẫn ở phía trên mở thì các bóng bán dẫn ở phía dưới sẽ đóng, do đó, ở trạng thái tĩnh, chip CMOS sẽ không tiêu thụ dòng điện từ nguồn điện.

Sơ đồ biểu diễn cổng CMOS 2NAND được hiển thị trong Hình 4 và bảng chân trị được đưa ra trong Bảng 1. Trong Bảng 1, các đầu vào được chỉ định là x 1 và x 2 và đầu ra là F.

Hình 4. Biểu diễn đồ họa ký hiệu của phần tử logic "2AND-NOT"

Bảng 1. Bảng chân lý của chip CMOS thực hiện “2NAND”

x1	x2	F
0	0	1
0	1	1
1	0	1
1	1	0

"HOẶC", được chế tạo trên bóng bán dẫn CMOS, là kết nối song song của các công tắc điều khiển điện tử. Sự khác biệt so với mạch “2OR” đơn giản đã thảo luận trước đó là tải được kết nối không phải với dây chung của mạch mà với nguồn điện. Thay vì sử dụng điện trở, bóng bán dẫn p-MOS được sử dụng làm tải. Sơ đồ nguyên lý của phần tử logic “2OR-NOT” được tạo trên các bóng bán dẫn MOS bổ sung được hiển thị trong Hình 5.

Hình 5. Sơ đồ nguyên lý của phần tử logic "OR-NOT", được tạo trên các bóng bán dẫn MOS bổ sung

Mạch cổng CMOS 2OR-NOT sử dụng các bóng bán dẫn p-MOS mắc nối tiếp làm tải. Trong đó, dòng điện từ nguồn điện sẽ chỉ chạy đến đầu ra của vi mạch CMOS nếu tất cả các bóng bán dẫn ở phía trên đều mở, tức là. nếu điện thế thấp () xuất hiện ở tất cả các đầu vào cùng một lúc. Nếu ít nhất một trong các đầu vào có mức logic một mức, thì nhánh trên của giai đoạn kéo đẩy được lắp ráp trên các bóng bán dẫn CMOS sẽ đóng lại và không có dòng điện nào từ nguồn điện chạy đến đầu ra của vi mạch CMOS.

Bảng chân lý của phần tử logic "2OR-NOT", được thực hiện bởi vi mạch CMOS, được hiển thị trong Bảng 2 và ký hiệu đồ họa của các phần tử này được hiển thị trong Hình 6.

Hình 6. Phần tử “2OR-NOT”

Bảng 2. Bảng chân trị của chip MOS thực hiện hàm logic “2OR-NOT”

x1	x2	F
0	0	1
0	1	0
1	0	0
1	1	0

Hiện nay, vi mạch CMOS đã nhận được sự phát triển lớn nhất. Hơn nữa, luôn có xu hướng giảm điện áp cung cấp của các vi mạch này. Loạt vi mạch CMOS đầu tiên, chẳng hạn như K1561 (một loại tương tự nước ngoài của C4000V) có phạm vi thay đổi điện áp nguồn khá rộng (3..18V). Đồng thời, khi điện áp cung cấp của một vi mạch cụ thể giảm, tần số hoạt động tối đa của nó sẽ giảm. Sau đó, khi công nghệ sản xuất được cải tiến, các chip CMOS cải tiến có đặc tính tần số tốt hơn và điện áp cung cấp thấp hơn đã xuất hiện, chẳng hạn như SN74HC.

Các tính năng của việc sử dụng chip CMOS

Tính năng đầu tiên và chính của chip CMOS là trở kháng đầu vào cao của các chip này. Kết quả là, bất kỳ điện áp nào cũng có thể được tạo ra ở đầu vào của nó, bao gồm cả điện áp bằng một nửa điện áp nguồn và được lưu trữ ở đó trong một thời gian khá dài. Khi một nửa năng lượng được cung cấp cho đầu vào của phần tử CMOS, các bóng bán dẫn sẽ mở ở cả nhánh trên và nhánh dưới của giai đoạn đầu ra, kết quả là vi mạch bắt đầu tiêu thụ dòng điện lớn không thể chấp nhận được và có thể bị hỏng. Phần kết luận: Đầu vào của chip CMOS kỹ thuật số không bao giờ được phép rời khỏi kết nối!

Đặc điểm thứ hai của chip CMOS là chúng có thể hoạt động khi tắt nguồn. Tuy nhiên, hầu hết chúng thường hoạt động không chính xác. Tính năng này liên quan đến thiết kế của giai đoạn đầu vào. Sơ đồ mạch hoàn chỉnh của biến tần CMOS được hiển thị trong Hình 7.

Hình 7. Sơ đồ mạch hoàn chỉnh của biến tần CMOS

Điốt VD1 và VD2 được giới thiệu để bảo vệ tầng đầu vào khỏi sự cố do tĩnh điện. Đồng thời, khi đặt một điện thế cao vào đầu vào của vi mạch CMOS, nó sẽ đi qua diode VD1 đến bus nguồn của vi mạch và vì nó tiêu thụ một dòng điện đủ nhỏ nên vi mạch CMOS sẽ bắt đầu hoạt động. . Tuy nhiên, trong một số trường hợp, dòng điện này có thể không đủ để cấp nguồn cho các vi mạch. Kết quả là chip CMOS có thể không hoạt động bình thường. Phần kết luận: Nếu chip CMOS không hoạt động bình thường, hãy kiểm tra cẩn thận nguồn điện cấp vào chip, đặc biệt là các khu nhà ở. Nếu cực âm được hàn kém thì điện thế của nó sẽ khác với điện thế của dây chung trong mạch.

Đặc điểm thứ tư của vi mạch CMOS là dòng xung chạy qua mạch điện khi nó chuyển từ trạng thái 0 sang trạng thái một và ngược lại. Kết quả là, khi chuyển từ vi mạch TTL sang vi mạch tương tự CMOS, độ ồn tăng mạnh. Trong một số trường hợp, điều này rất quan trọng và cần phải từ bỏ việc sử dụng vi mạch CMOS để chuyển sang sử dụng vi mạch BICMOS.

Mức logic của chip CMOS

Mức logic của chip CMOS khác biệt đáng kể so với . Trong trường hợp không có dòng tải, điện áp ở đầu ra của chip CMOS trùng với điện áp nguồn (mức logic là một) hoặc với điện thế của dây chung (mức logic bằng 0). Khi dòng tải tăng, điện áp đơn vị logic có thể giảm xuống 2,8V (U p = 15V) so với điện áp nguồn. Mức điện áp cho phép ở đầu ra của vi mạch CMOS kỹ thuật số (dòng vi mạch K561) với nguồn điện 5 volt được thể hiện trong Hình 8.

Hình 8. Các mức tín hiệu logic ở đầu ra của chip CMOS kỹ thuật số

Như đã đề cập trước đó, điện áp ở đầu vào của chip kỹ thuật số so với đầu ra thường được cho phép trong giới hạn lớn. Đối với chip CMOS, chúng tôi đã đồng ý mức chênh lệch 30%. Ranh giới của mức logic 0 và mức 1 đối với vi mạch CMOS với nguồn cung cấp 5 volt được hiển thị trong Hình 9.

Hình 9. Các mức tín hiệu logic ở đầu vào của chip CMOS kỹ thuật số

Khi điện áp nguồn giảm, ranh giới của logic 0 và logic 1 có thể được xác định theo cách tương tự (chia điện áp nguồn cho 3).

Họ IC CMOS

Các chip CMOS đầu tiên không có điốt bảo vệ ở đầu vào nên việc lắp đặt chúng gặp nhiều khó khăn đáng kể. Đây là dòng chip K172. Dòng chip CMOS cải tiến tiếp theo, dòng K176, đã nhận được các điốt bảo vệ này. Nó khá phổ biến ngày nay. Dòng K1561 hoàn thành quá trình phát triển thế hệ chip CMOS đầu tiên. Họ này đã đạt được tốc độ 90 ns và dải điện áp cung cấp 3 ... 15 V. Vì thiết bị nước ngoài hiện đang phổ biến rộng rãi nên tôi sẽ đưa ra một loại tương tự nước ngoài của các vi mạch CMOS này - C4000B.

Một bước phát triển tiếp theo của chip CMOS là dòng SN74HC. Những vi mạch này không có chất tương tự trong nước. Chúng có tốc độ 27 ns và có thể hoạt động ở dải điện áp 2 ... 6 V. Chúng trùng khớp về sơ đồ chân và phạm vi chức năng, nhưng không tương thích với chúng ở mức logic, vì vậy các vi mạch CMOS của dòng SN74HCT đã được phát triển tại đồng thời (tương tự trong nước là K1564) tương thích với các vi mạch TTL và mức logic.

Vào thời điểm này, đã có sự chuyển đổi sang nguồn điện ba volt. Các vi mạch CMOS SN74ALVC với thời gian trễ tín hiệu là 5,5 ns và dải công suất 1,65 ... 3,6 V đã được phát triển cho nó. Các vi mạch tương tự có khả năng hoạt động với nguồn điện 2,5 V. Thời gian trễ tín hiệu tăng lên 9 ns.

Họ chip CMOS hứa hẹn nhất hiện nay được coi là họ SN74AUC với thời gian trễ tín hiệu là 1,9 ns và dải nguồn điện là 0,8 ... 2,7 V.

Cơ sở của các phần tử CMOS là một biến tần được xây dựng trên hai bóng bán dẫn MOS bổ sung (bổ sung) ( N-MOS và P-MOS) với một cổng cách ly và một kênh cảm ứng. Một tính năng của sơ đồ này ( cơm. 4.17) là điện áp đầu vào không chỉ điều khiển bóng bán dẫn chính mà còn cả bóng bán dẫn tải.

TRÊN cơm. 4.5.2. Các đặc tính cổng thoát nước của các bóng bán dẫn được sử dụng được đưa ra. Transistor với N-kênh ( VT n) bắt đầu dẫn dòng điện nếu đặt một điện áp dương vào cổng của nó và bóng bán dẫn với R-kênh ( VT p) – nếu đặt một điện áp âm vào cổng của nó so với nguồn.

Điều quan trọng là cả hai bóng bán dẫn đều có “gót chân” trong đặc tính cổng thoát nước của chúng. Vì vậy, nếu chúng ta muốn mạch hoạt động với điện áp nguồn dương (+ E P), thì cần phải sử dụng làm Transistor chính VT n, và dưới dạng tải – VT p.

Cơm. 4.17.1. Biến tần CMOS

Cơm. 4.5.2. Đặc tính cổng thoát nước của bóng bán dẫn CMOS

Biến tần ( cơm. 4.17) được xây dựng sao cho nguồn VT p được kết nối với Ừm, và nguồn VT n- với mặt đất. Cổng VT n Và VT p được kết hợp và đóng vai trò là đầu vào biến tần, thoát nước VT n Và VT p cũng được kết hợp và đóng vai trò là đầu ra của biến tần. Với kết nối này, các công thức sau sẽ có giá trị để xác định điện áp nguồn cổng VT n Và VT P: U zip = U in, U zir = U in -E p

bạn zip– điện áp nguồn cổng N-bóng bán dẫn kênh ( VT n);

bạn ơi– điện áp nguồn cổng R-bóng bán dẫn kênh ( VT r).

Khi xem xét hoạt động của biến tần, chúng ta sẽ giả định rằng VT n Và VT p có đặc tính và điện áp ngưỡng giống nhau U Pn =½ bạn Pr½=1,5V.

bạn trang- ngưỡng điện áp N-bóng bán dẫn kênh;

bạn Pr- ngưỡng điện áp P- kênh bán dẫn.

Hãy xem xét hoạt động của biến tần CMOS theo HVV của nó ( cơm. 4.18-a), trong đó có thể phân biệt được bốn phần và phần phụ thuộc U Tử = f(bạn BX) (cơm. 4.18-b).

Phần 1: U 0 tính bằng £ U Pp. trong đó U zip = U trong Và VT nđóng cửa, U zir = U in - E p< bạn Pr Và VT p mở.

Cơm. 4.18. Đặc điểm biến tần CMOS:
a) ХВВ, b) U CỔNG NGUỒN = f(U ВХ); c) I TIÊU THỤ = f(U BX)

VT nđóng cửa), VT p ở trạng thái bão hòa sâu, điện áp đầu ra sẽ gần bằng E P ( U 1 NGOÀI » E P).

Phần II: U P > U VX > U Pp,

Ở đâu HƯỚNG LÊN -điện áp tại đó mạch chuyển mạch

Và U OUT = 0,5(U 1 - U 0). U SPTA = U VX > U Pp Và VT n bắt đầu mở U ZIR = U VX -E P< U Пр Và VT p đang mở.

Ở khu vực này ½ U Phụ tùng thay thế½ < ½ U ZIR½, vậy VT p sẽ vẫn ở trạng thái bão hòa và VT n- ở chế độ hoạt động.

VT n.

Dòng điện chạy trong mạch tạo ra hiện tượng sụt áp trên kênh VT p, do đó, điện áp đầu ra bắt đầu giảm. Tuy nhiên, khi điện áp đầu vào ở phần này tăng thì điện áp đầu ra sẽ giảm đi một chút, vì VT p vẫn ở trạng thái bão hòa.

chấm HƯỚNG LÊN:U VX = U P = 0,5E P;

U SPTA =U VX = U P > U Pp, Và VT n mở; 0,5E P< U Пр Và VT p đang mở.

Tại thời điểm này | U Phụ tùng thay thế|=|U ZIR| do đó, điện trở của các kênh của cả hai bóng bán dẫn đều bằng nhau. Như vậy, điện áp ra sẽ bằng một nửa điện áp nguồn ( đầu ra của bạn=0,5E P). Điểm này tương ứng với một mặt cắt thẳng đứng trên đặc tính. Tại thời điểm này, mạch tiêu thụ dòng điện tối đa vì cả hai bóng bán dẫn đều mở. Với sự thay đổi nhỏ nhất ở điện áp đầu vào, điện áp đầu ra sẽ thay đổi đáng kể.

Mục III: E P -½ bạn Pr½ > U BX > U P;U Phụ tùng thay thế= U VX > U Pp Và VT n mở; U ZIR = U VX -E P< U Пр Và VT P mở, nhưng với sự tăng trưởng U VX ngày càng trở nên ít cởi mở hơn.

Trên trang web này U Phụ tùng >|U ZIR|, và do đó VT nđang ở trạng thái bão hòa, a VT p – ở chế độ hoạt động.

Dòng điện tiêu thụ trong mạch được xác định trong trường hợp này bởi bóng bán dẫn VT P.

Điện áp đầu ra ở phần này bằng điện áp rơi trên kênh VT n. Bởi vì VT nđang ở trạng thái bão hòa thì mức giảm này nhỏ và khi tăng dần bạn BX nó ngày càng giảm đi.

Phần IV: E p > U trong > E p -½ bạn Pr½; bạn zip= U trong > U P Và Vn mở; U zir = U trong -E p >U zip Và VT p đã đóng cửa.

Ở trạng thái này, mạch hầu như không tiêu thụ dòng điện (vì VT p đã đóng). VT nở trạng thái bão hòa sâu, điện áp đầu ra sẽ gần bằng 0 ( bạn ra ngoài» 0).

Như có thể thấy từ HVV ( Hình 4.5.1a), các phần tử CMOS có khả năng chống nhiễu tốt. Khả năng chống ồn bằng 0 và một bằng nhau. Điều này là do điểm chuyển đổi ( U trong = U P) nằm chính xác ở trung tâm của dải điện áp đầu vào ( E P >U trong > 0). Tại E P= +5V giá trị nhiễu tối đa có thể đạt tới 1,5V. Với sự tăng trưởng E P khả năng chống ồn tuyệt đối tăng lên. Khả năng chống nhiễu của các phần tử CMOS là khoảng 30% E P (U 0 đầu vào tối đa» 0,3 E P, U 1 đầu vào tối thiểu» 0,7 E P).

Do đầu vào của biến tần CMOS chứa các bóng bán dẫn MOS có cổng cách điện nên điện trở đầu vào rất cao (10 12 ¸ 10 13 Ohms). Do đó, các mạch như vậy thực tế không tiêu thụ dòng điện ở đầu vào.

Điện trở đầu ra của mạch CMOS ở trạng thái Log thấp. 0 và ở trạng thái Nhật ký. 1, vì một trong các bóng bán dẫn VT n hoặc VT p chắc chắn sẽ được mở. Do đó, điện trở đầu ra được xác định bởi điện trở kênh của bóng bán dẫn MOS mở và là 10 2 ¸ 10 3 Ohms.

Điện trở đầu vào cao và điện trở đầu ra thấp gây ra tỷ lệ quạt ra tĩnh cao ở đầu ra. Hệ số phân nhánh sẽ chỉ bị giới hạn ở trên bởi các yêu cầu về hiệu suất. Vì mỗi đầu vào của mạch có một điện dung nhất định nên khi tỷ lệ phân nhánh tăng, điện dung tải sẽ tăng, do đó sẽ làm tăng thời gian chuyển mạch của phần tử.

Do đó, khi tần số hoạt động giảm, tỷ lệ quạt ra sẽ tăng lên. Liên quan đến những điều trên, rõ ràng là các đặc tính đầu vào và tải mất đi ý nghĩa của chúng. Đặc tính tải chỉ quan trọng khi ghép nối các phần tử CMOS với các phần tử thuộc loại khác.

Điện trở đầu ra thấp của phần tử ở cả hai trạng thái cho phép bạn nhanh chóng sạc lại điện dung tải. Điều này gây ra thời gian trễ ngắn khi bật và tắt mạch. Trong thực tế, thời gian trễ là 50 ¸ 200 ns.

Cơm. 4.5.1v giải thích quá trình tiêu thụ dòng điện của mạch.

Ở vị trí tĩnh, mạch CMOS tiêu thụ rất ít dòng điện (10 -6 -10 -7 A).

Hầu hết dòng điện được tiêu thụ khi chuyển mạch trong khi U Phụ tùng thay thế và ½ U ZIR½> bạn por và cả hai bóng bán dẫn VT n Và VT p mở (phần II và III trên HBB) Tuy nhiên, cường độ dòng điện này nhỏ hơn so với mạch TTL, do điện trở thể tích của bóng bán dẫn MOS mở vượt quá điện trở của bóng bán dẫn lưỡng cực mở. Vì lý do này, mạch CMOS không có điện trở giới hạn.

Khi chuyển mạch, dòng điện cũng được tiêu thụ để sạc điện dung tải. Độ lớn của dòng điện này có thể được xác định là I=CEf PỞ đâu f P- tần số chuyển mạch mạch.

Ưu điểm của mạch CMOS còn bao gồm khả năng hoạt động ở các điện áp nguồn khác nhau (3‑15V). Khi điện áp nguồn tăng, khả năng chống nhiễu tuyệt đối sẽ tăng nhưng mức tiêu thụ dòng điện cũng sẽ tăng (phần II và III trên HVV sẽ rộng hơn). Với điện áp nguồn + 5V, mức tín hiệu của mạch CMOS trở nên tương thích với mức TTL.Tuy nhiên, cần lưu ý rằng bạn 1 đầu vào tối thiểu cho mạch CMOS sẽ nhiều hơn E P - |bạn PR | để khóa an toàn VT p. Với mục đích này, đầu ra TTL thường được kết nối thông qua một điện trở với E P.

Hoạt động của mạch CMOS trên mạch TTL thường được thực hiện thông qua các mạch nối dây.

TRÊN cơm. 4.19 Sơ đồ của phần tử CMOS cơ bản được hiển thị. Phần tử này thực hiện chức năng 4I-NOT. Các bóng bán dẫn được bố trí sao cho không có dòng điện chạy qua mạch đối với bất kỳ sự kết hợp nào của tín hiệu đầu vào. Các phần tử thuộc loại OR-NOT được xây dựng theo cách tương tự. (Hình 4.20).

Trong các mạch như vậy, do sự kết nối tuần tự của các bóng bán dẫn ở một trong các nhánh, điện trở đầu ra ở một trong các trạng thái sẽ tăng lên. Do đó, các phần tử như vậy có thời gian bật và tắt khác nhau. Đối với phần tử AND-NOT, thời gian bật lớn hơn thời gian tắt và đối với phần tử OR-NOT thì ngược lại.

Cơm. 4.19. Triển khai chức năng 4I-NOT trên CMOS

Cơm. 4,20. Triển khai chức năng 4OR-NOT trên CMOS

Do điện trở đầu vào rất cao, ngay cả một điện tích tĩnh cũng có thể tạo ra điện áp đánh thủng. Để bảo vệ khỏi điện tích tĩnh điện cao áp, có một mạch bảo vệ đặc biệt (bên trong chip) ở đầu vào của mạch CMOS (Hình 4.21).

Cơm. 4.21. Biến tần CMOS với mạch bảo vệ cổng ESD

Điốt VD1, VD2 Và VD3 bảo vệ lớp cách nhiệt cổng khỏi bị hỏng. Điốt VD4 Và VD7 bảo vệ đầu ra biến tần khỏi sự cố giữa R Và N vùng. Điốt VD5 Và VD6được nối nối tiếp giữa các bus nguồn để bảo vệ chống lại sự đảo cực ngẫu nhiên của nguồn điện.

Đại diện điển hình của mạch CMOS là các phần tử của dòng K564, được đặc trưng bởi các tham số sau:

E P=3¸15V; bạn 0= 0,01V (tại E P= 5V và TRONG=0); bạn 1=4,99V (tại E P= 5V và TRONG=0); Tôi 0 đầu vào=0,2 µA; Tôi 1 đầu vào=0,2 µA; tôi P= 0,17mA (tại E P=10V, F= 100kHz và Sn=50pF); t z= 80ns; tôi 0 ra= 0,9mA (tại bạn 0 ra ngoài= 0,5V và E P=10V); tôi 1 ra ngoài= 0,9mA (tại bạn 1 ra ngoài=E P-0,5V và E P=10V); C n = 200pF; đầu vào S=12pF.

Một thí nghiệm riêng lẻ (IEA) đòi hỏi sự chú ý đặc biệt trong quá trình chuẩn bị.

Bài học. Sản xuất bộ vi xử lý

Bộ vi xử lý là một mạch tích hợp được hình thành trên một tinh thể silicon nhỏ. Silicon được sử dụng trong các vi mạch do nó có đặc tính bán dẫn: độ dẫn điện của nó lớn hơn chất điện môi nhưng kém hơn kim loại. Silicon có thể được làm vừa là chất cách điện, ngăn cản sự chuyển động của điện tích, vừa là chất dẫn điện - khi đó các điện tích sẽ tự do đi qua nó. Độ dẫn điện của chất bán dẫn có thể được kiểm soát bằng cách đưa tạp chất vào.

Bộ vi xử lý chứa hàng triệu bóng bán dẫn, được kết nối với nhau bằng các dây dẫn mỏng làm bằng nhôm hoặc đồng và được sử dụng để xử lý dữ liệu. Đây là cách lốp xe bên trong được hình thành. Kết quả là bộ vi xử lý thực hiện nhiều chức năng - từ các phép toán và logic đến điều khiển hoạt động của các chip khác và toàn bộ máy tính.

Một trong những thông số chính của bộ vi xử lý là tần số của tinh thể, xác định số lượng hoạt động trên một đơn vị thời gian, tần số của bus hệ thống và kích thước của bộ nhớ đệm SRAM bên trong. Bộ xử lý được dán nhãn theo tần số hoạt động của tinh thể. Tần số hoạt động của tinh thể được xác định bởi tần số chuyển mạch của bóng bán dẫn từ trạng thái đóng sang trạng thái mở. Khả năng chuyển đổi nhanh hơn của bóng bán dẫn được xác định bởi công nghệ sản xuất tấm silicon mà từ đó chip được tạo ra. Kích thước của quy trình công nghệ xác định kích thước của bóng bán dẫn (độ dày và chiều dài cổng của nó).

Vi mạch được tạo ra như thế nào?

Như bạn đã biết từ môn vật lý ở trường, trong thiết bị điện tử hiện đại, thành phần chính của mạch tích hợp là chất bán dẫn. loại p và loại n(tùy thuộc vào loại độ dẫn điện). Chất bán dẫn- đây là chất có độ dẫn điện cao hơn chất điện môi nhưng kém hơn kim loại. Cơ sở của cả hai loại chất bán dẫn có thể là silicon (Si), ở dạng nguyên chất (được gọi là chất bán dẫn nội tại) dẫn điện kém, nhưng việc bổ sung (đưa) một tạp chất nhất định vào silicon có thể thay đổi hoàn toàn tính chất dẫn điện của nó. . Có hai loại tạp chất: người cho và người nhận.

Tạp chất của nhà tài trợ dẫn đến hình thành chất bán dẫn loại n có độ dẫn điện tử, còn chất nhận dẫn đến hình thành chất bán dẫn loại p có độ dẫn điện là lỗ trống. Các tiếp điểm của chất bán dẫn p- và n giúp tạo thành bóng bán dẫn - thành phần cấu trúc chính của vi mạch hiện đại. Những bóng bán dẫn này, được gọi là bóng bán dẫn CMOS, có thể tồn tại ở hai trạng thái cơ bản: mở, khi chúng dẫn điện và tắt, khi chúng không dẫn điện. Vì bóng bán dẫn CMOS là thành phần chính của vi mạch hiện đại, chúng ta hãy nói về chúng chi tiết hơn.

Khi nói về bộ vi xử lý Intel, họ thường sử dụng những thuật ngữ cụ thể như công nghệ xử lý 0,13 micron và gần đây hơn là công nghệ xử lý 90 nanomet. Ví dụ: người ta thường nói rằng bộ xử lý Intel Pentium 4 mới với lõi Northwood được chế tạo bằng công nghệ 0,13 micron và thế hệ bộ xử lý trong tương lai sẽ dựa trên công nghệ xử lý 90 nanomet. Sự khác biệt giữa các quy trình công nghệ này là gì và nó ảnh hưởng như thế nào đến khả năng của chính bộ xử lý?

Transistor CMOS hoạt động như thế nào?

Transistor CMOS loại n đơn giản nhất có ba điện cực: nguồn, cổng và cống. Bản thân bóng bán dẫn được làm bằng chất bán dẫn loại p có độ dẫn điện lỗ trống và chất bán dẫn loại n có độ dẫn điện tử được hình thành ở vùng cực và nguồn. Đương nhiên, do sự khuếch tán của các lỗ trống từ vùng p sang vùng n và sự khuếch tán ngược của các electron từ vùng n sang vùng p, các lớp cạn kiệt (các lớp không có hạt mang điện chính) được hình thành. tại ranh giới của sự chuyển tiếp của vùng p và n. Ở trạng thái bình thường, tức là khi không có điện áp đặt vào cổng, bóng bán dẫn ở trạng thái “bị khóa”, tức là nó không thể dẫn dòng điện từ nguồn đến cống. Tình huống này không thay đổi ngay cả khi đặt điện áp giữa cực tiêu và nguồn (chúng tôi không tính đến dòng điện rò rỉ do chuyển động gây ra dưới tác động của điện trường được tạo ra của các hạt mang điện thiểu số, nghĩa là các lỗ trống cho vùng n và các electron ở vùng p).

Tuy nhiên, nếu đặt một điện thế dương vào cổng (Hình 1), tình hình sẽ thay đổi hoàn toàn.

Cơm. 1. Nguyên lý hoạt động của Transistor CMOS

Dưới tác dụng của điện trường cổng, các lỗ trống được đẩy sâu vào chất bán dẫn p, ngược lại các electron bị hút vào khu vực dưới cổng, tạo thành kênh giàu electron giữa nguồn và cống. Nếu một điện áp dương được đặt vào cổng, các electron này bắt đầu di chuyển từ nguồn sang cống. Trong trường hợp này, bóng bán dẫn dẫn dòng điện - bóng bán dẫn được cho là “mở”. Nếu điện áp cổng bị loại bỏ, các electron sẽ ngừng bị hút vào khu vực giữa nguồn và cống, kênh dẫn điện bị phá hủy và bóng bán dẫn ngừng truyền dòng điện, tức là nó “tắt”. Do đó, bằng cách thay đổi điện áp cổng, bạn có thể mở hoặc đóng bóng bán dẫn, tương tự như cách bạn có thể bật hoặc tắt công tắc bật tắt thông thường, điều khiển dòng điện chạy qua mạch. Đây là lý do tại sao bóng bán dẫn đôi khi được gọi là công tắc điện tử. Tuy nhiên, không giống như các công tắc cơ học thông thường, bóng bán dẫn CMOS hầu như không có quán tính và có khả năng chuyển từ bật sang tắt hàng nghìn tỷ lần mỗi giây! Chính đặc điểm này, tức là khả năng chuyển đổi tức thời, cuối cùng quyết định hiệu suất của bộ xử lý, bao gồm hàng chục triệu bóng bán dẫn đơn giản như vậy.

Vì vậy, một mạch tích hợp hiện đại bao gồm hàng chục triệu bóng bán dẫn CMOS đơn giản.

Đây là hình ảnh cắt ngang của bộ xử lý:

Bên trên có một lớp vỏ kim loại bảo vệ, ngoài chức năng bảo vệ, nó còn có tác dụng như một bộ tản nhiệt - đây là thứ mà chúng tôi hào phóng phủ một lớp keo tản nhiệt khi lắp đặt bộ làm mát. Bên dưới bộ tản nhiệt là miếng silicon thực hiện mọi công việc của người dùng. Thấp hơn nữa là một chất nền đặc biệt, cần thiết để định tuyến các điểm tiếp xúc (và tăng diện tích của “chân”) để bộ xử lý có thể được lắp vào ổ cắm bo mạch chủ.

Bản thân con chip này bao gồm silicon, trên đó có tới 9 lớp kim loại hóa (đồng) - đây chính xác là cần bao nhiêu lớp để theo một định luật nhất định, có thể kết nối các bóng bán dẫn nằm trên bề mặt của con chip. silicon (vì đơn giản là không thể thực hiện được tất cả những điều này ở một cấp độ). Về cơ bản, các lớp này hoạt động như dây kết nối, chỉ ở quy mô nhỏ hơn nhiều; Để ngăn các “dây” bị đoản mạch với nhau, chúng được ngăn cách bởi một lớp oxit (có hằng số điện môi thấp).