Elemente logice ale tranzistoarelor kmop. Element de bază de diverse logici: circuite, ttl, ttlsh, kmop

Circuitele integrate ale logicii tranzistor-tranzistor sunt microansambluri cu un grad scăzut de integrare, construite pe tranzistoare bipolare. Principalul lor dezavantaj este numărul mic pe cip, precum și criticitatea tensiunii de alimentare și un consum de curent destul de mare.

Diagrama de mai sus arată un element logic simplu - 3I - NU. Se bazează pe un tranzistor bipolar convențional cu emițător multiplu VT1. Un nivel logic zero la ieșirea sa va apărea dacă există niveluri ridicate pe toate cele trei emițătoare în același timp. VT2 preia funcția de inversare (element NU), iar multi-emițător VT1 este un element logic 3I.

În ciuda dezavantajelor enumerate, cea mai populară serie TTL, K155, este extrem de populară astăzi, uitați-vă la câte radiouri de casă pot fi asamblate.

Seria K155 este cea mai mare serie TTL. Conține mai mult de 100 de microansambluri care efectuează diverse funcții și operații logice (ȘI, SAU, NU, ȘI - NU, SAU - NU, flip-flops, registre, contoare, sumatori.

Nivelul logic al microcircuitelor acestei serii TTL se află în domeniul de tensiune de la 2,4 V la 5 V), iar nivelul zero logic nu este mai mare de 0,4 V.

Aproape toate microansamblurile din această serie sunt produse într-un pachet standard cu 14 pini. Cu un punct sau o crestătură a tastei care indică primul terminal. Al 7-lea pin este corpul sau minusul. 14 situat vizavi de primul este un plus.

Următorul pas în evoluția lui K155 a fost seria K555, în care a fost păstrat principiul de bază TTL, dar au fost adăugate joncțiunile colectoare ale tranzistoarelor. Prin urmare, seria K555 a fost numită TTLSh (diodă TTL și Schottky). În TTLSH, consumul de energie a scăzut de aproximativ 2 ori, iar performanța a crescut brusc.

cipuri CMOS

Litera K de la începutul abrevierei reprezintă - complementar. În practică, aceasta înseamnă că microansamblul folosește perechi cu aceiași parametri, dar un tranzistor are o poartă de tip n, iar celălalt, respectiv, de tip p. Se mai numesc și CMOS (Semiconductor complementar de oxid de metal).

Figura prezintă un exemplu de poartă clasică NOT de bază. Adică, dacă o unitate ajunge la intrare, atunci ieșirea va fi un zero logic și invers.

Element 2I – NU. Din câteva dintre aceste elemente logice este ușor de obținut și din mai multe flip-flops - un contor, un registru și un dispozitiv de stocare elementar.

Și acum despre musca în unguent: la frecvența maximă de funcționare, elementele CMOS sunt vizibil inferioare altor logici bazate pe tranzistori bipolari (TTL) și sunt extrem de sensibile la electricitatea statică.

Microcircuite bazate pe structuri KMDP

Circuitele integrate digitale bazate pe structuri CMOS sunt din ce în ce mai utilizate în dezvoltarea unei varietăți de circuite electronice, pentru care există motive foarte întemeiate. Circuitele integrate KMDP sunt dispozitive extrem de versatile și ușor de utilizat, care au proprietăți unice care nu sunt tipice pentru alte clase de circuite integrate digitale.

Aceste circuite integrate sunt numite complementare deoarece sunt realizate pe baza tranzistoarelor CMOS, adică. pe bază de perechi de tranzistoare cu efect de câmp cu structura: metal - oxid (dielectric) - semiconductor, având caracteristici foarte asemănătoare și canale de diferite tipuri de conductivitate. Circuitele integrate construite pe acest principiu consumă mult mai puțină energie de la sursa de alimentare decât toate celelalte circuite integrate și pot funcționa într-o gamă mai largă de niveluri de tensiune de alimentare. Ceasurile electronice de mână și dispozitivele auto, dispozitivele electronice medicale, receptoarele de televiziune, calculatoarele portabile sunt doar câteva exemple de dispozitive care utilizează circuite integrate CMDP.

Principalele avantaje ale circuitelor integrate digitale bazate pe structuri CMOS sunt rezistența mare de intrare a tranzistorilor (Rin) 10 12 Ohmi) și un nivel ridicat de integrare. La implementarea dispozitivelor cu impulsuri pe elemente logice CMOS integrate, rezistența rezistențelor de temporizare datorită rezistențelor mari de intrare ale tranzistoarelor nu este limitată de sus; prin urmare, pentru a obține impulsuri cu o durată lungă, capacitatea electrică a condensatoarelor de temporizare nu ar trebui să fie limitată. fi crescut.

Structurile complementare sunt perechi complementare de tranzistoare bipolare (p-n-p și n-p-n) sau MIS (p-canal și n-canal), care pot îmbunătăți semnificativ performanța circuitelor integrate. Ele sunt fabricate pe un substrat comun în buzunare izolate de substrat fie printr-o joncțiune pn, fie printr-o peliculă dielectrică. Tranzistoarele complementare sunt realizate sub formă de structuri orizontale și verticale.

La tranzistoarele cu structură orizontală, emițătorul, baza și colectorul sunt situate pe același plan orizontal, astfel încât purtătorii minoritari injectați în bază nu se mișcă perpendicular pe suprafața cristalului, ci de-a lungul acesteia. Astfel de tranzistori se numesc de capăt (lateral). La fabricarea sfârşitului

tranzistoare p-n-p - formarea emițătorilor se realizează în timpul difuziei de bază a n-p-n - tranzistoare. Apoi, printr-o a doua difuzie de bază, emițătorul tranzistorului pnp este înconjurat de colector. Baza tranzistorului este stratul original de semiconductor de tip n între aceste regiuni. Lățimea bazei și, prin urmare, valoarea coeficientului de transfer al curentului de bază, sunt determinate de distanța dintre ferestrele gravate în modul foto pentru emițător și colector.

În structurile verticale, baza este situată sub emițător (purtătorii minoritari injectați se deplasează într-o direcție perpendiculară pe suprafața cristalului). Toate cele trei regiuni ale tranzistorului pnp (colector, bază și emițător) sunt formate prin difuzie. Astfel de structuri complementare sunt dificil de fabricat din cauza cerințelor de înaltă precizie pentru concentrarea impurităților dopante. Cu toate acestea, tranzistoarele fabricate folosind această tehnologie au un coeficient de transfer al curentului de bază mai mare decât tranzistoarele cu o structură orizontală și o tensiune mare de rupere a joncțiunii colectorului.

Invertoare logic CMOS (CMOS).

Microcircuitele bazate pe tranzistoare MOS complementare (microcircuite CMOS) sunt construite pe baza tranzistoarelor MOS cu canale n și p. Același potențial de intrare deschide un tranzistor cu canal n și închide un tranzistor cu canal p. Când se formează unul logic, tranzistorul superior este deschis, iar cel inferior este închis. Ca rezultat, nici un curent nu trece prin circuitul CMOS. Când se formează un zero logic, tranzistorul inferior este deschis, iar cel superior este închis. Și în acest caz, nu curge nici un curent de la sursa de alimentare prin microcircuit. Cel mai simplu element logic este un invertor. un invertor realizat pe tranzistoare MOS complementare este prezentat în figura 1.

Figura 1. Schema schematică a unui invertor realizat pe tranzistoare MOS complementare (invertor CMOS)

Ca urmare a acestei caracteristici a microcircuitelor CMOS, acestea au un avantaj față de tipurile discutate anterior - consumă curent în funcție de frecvența de ceas aplicată la intrare. Un grafic aproximativ al consumului de curent al unui cip CMOS în funcție de frecvența de comutare este prezentat în Figura 2.

Figura 2. Dependența consumului de curent al unui cip CMOS de frecvență

Porți logice CMOS (CMDP) „ȘI”

Diagrama elementelor logice „NAND” pe cipurile CMOS coincide practic cu circuitul simplificat „ȘI” pe comutatoarele controlate electronic, pe care l-am examinat mai devreme. Diferența este că sarcina este conectată nu la firul comun al circuitului, ci la sursa de alimentare. O diagramă schematică a unui element logic „2I-NOT” realizat pe tranzistoare MOS complementare (CMOS) este prezentată în Figura 3.

Figura 3. Schema schematică a unui element logic 2I-NOT realizat pe tranzistoare MOS complementare (CMOS)

În acest circuit, ar fi posibil să se utilizeze unul obișnuit în brațul superior, cu toate acestea, atunci când se generează un nivel scăzut de semnal, circuitul ar consuma constant curent. În schimb, tranzistorii p-MOS sunt utilizați ca sarcină. Acești tranzistori formează o sarcină activă. Dacă este necesar să se genereze un potențial ridicat la ieșire, atunci tranzistoarele se deschid, iar dacă este scăzut, atunci se închid.

În circuitul elementului logic CMOS „ȘI” prezentat în Figura 2, curentul de la sursa de alimentare la ieșirea microcircuitului CMOS va trece printr-unul dintre tranzistori dacă cel puțin una dintre intrări (sau ambele simultan) are un potențial scăzut (nivel logic zero). Dacă un nivel logic este prezent la ambele intrări ale elementului logic „ȘI” CMOS, atunci ambele tranzistoare p-MOS vor fi închise și se va forma un potențial scăzut la ieșirea microcircuitului CMOS. În acest circuit, precum și în circuitul prezentat în figura 1, dacă tranzistoarele din partea superioară sunt deschise, atunci tranzistoarele din partea inferioară vor fi închise, prin urmare, într-o stare statică, cipul CMOS nu va consuma curent. de la sursa de alimentare.

O reprezentare schematică a unei porți CMOS 2NAND este prezentată în Figura 4, iar tabelul de adevăr este dat în Tabelul 1. În Tabelul 1, intrările sunt desemnate x 1 și x 2, iar ieșirea este F.

Figura 4. Reprezentarea grafică simbolică a elementului logic „2ȘI-NU”

Tabelul 1. Tabelul de adevăr al unui cip CMOS care efectuează „2NAND”

x1	x2	F
0	0	1
0	1	1
1	0	1
1	1	0

„OR”, realizat pe tranzistoare CMOS, este o conexiune paralelă a comutatoarelor controlate electronic. Diferența față de circuitul simplificat „2OR” discutat mai devreme este că sarcina este conectată nu la firul comun al circuitului, ci la sursa de alimentare. În loc de un rezistor, tranzistorii p-MOS sunt utilizați ca sarcină. O diagramă schematică a unui element logic „2OR-NOT” realizat pe tranzistoare MOS complementare este prezentată în Figura 5.

Figura 5. Schema schematică a unui element logic „OR-NOT”, realizat pe tranzistoare MOS complementare

Circuitul de poartă CMOS 2OR-NOT utilizează tranzistori p-MOS conectați în serie ca sarcină. În ea, curentul de la sursa de alimentare va curge la ieșirea microcircuitului CMOS numai dacă toate tranzistoarele din partea superioară sunt deschise, adică. dacă un potențial scăzut () este prezent la toate intrările simultan. Dacă cel puțin una dintre intrări are un nivel logic, atunci brațul superior al etapei push-pull asamblate pe tranzistoare CMOS va fi închis și niciun curent de la sursa de alimentare nu va curge la ieșirea microcircuitului CMOS.

Tabelul de adevăr al elementului logic „2OR-NOT”, implementat de un microcircuit CMOS, este prezentat în Tabelul 2, iar denumirea grafică a acestor elemente este prezentată în Figura 6.

Figura 6. elementul „2SAU-NU”

Tabelul 2. Tabelul de adevăr al unui cip MOS care efectuează funcția logică „2OR-NOT”

x1	x2	F
0	0	1
0	1	0
1	0	0
1	1	0

În prezent, microcircuitele CMOS sunt cele care au primit cea mai mare dezvoltare. Mai mult, există o tendință constantă de reducere a tensiunii de alimentare a acestor microcircuite. Prima serie de microcircuite CMOS, cum ar fi K1561 (un analog străin de C4000V) a avut o gamă destul de largă de modificări ale tensiunii de alimentare (3..18V). În acest caz, atunci când tensiunea de alimentare a unui anumit microcircuit scade, frecvența maximă de funcționare a acestuia scade. Ulterior, pe măsură ce tehnologia de producție s-a îmbunătățit, au apărut cipuri CMOS îmbunătățite cu proprietăți de frecvență mai bune și tensiune de alimentare mai mică, de exemplu, SN74HC.

Caracteristici ale utilizării cipurilor CMOS

Prima și principala caracteristică a cipurilor CMOS este impedanța mare de intrare a acestor cipuri. Ca rezultat, orice tensiune poate fi indusă la intrare, inclusiv una egală cu jumătate din tensiunea de alimentare, și stocată la ea pentru o perioadă destul de lungă. Când jumătate din putere este furnizată la intrarea unui element CMOS, tranzistoarele se deschid în ambele brațe superioare și inferioare ale etajului de ieșire, ca urmare, microcircuitul începe să consume un curent inacceptabil de mare și poate eșua. Concluzie: Intrările cipurilor digitale CMOS nu trebuie lăsate niciodată neconectate!

A doua caracteristică a cipurilor CMOS este că pot funcționa atunci când alimentarea este oprită. Cu toate acestea, cel mai adesea funcționează incorect. Această caracteristică este legată de proiectarea etapei de intrare. Schema completă a circuitului invertorului CMOS este prezentată în Figura 7.

Figura 7. Schema de circuit completă a invertorului CMOS

Diodele VD1 și VD2 au fost introduse pentru a proteja treapta de intrare împotriva defecțiunilor cauzate de electricitatea statică. În același timp, atunci când se aplică un potențial ridicat la intrarea unui microcircuit CMOS, acesta va trece prin dioda VD1 către magistrala de alimentare a microcircuitului și, deoarece consumă un curent suficient de mic, microcircuitul CMOS va începe să funcționeze . Cu toate acestea, în unele cazuri, acest curent poate să nu fie suficient pentru a alimenta microcircuitele. Ca urmare, este posibil ca cipul CMOS să nu funcționeze corect. Concluzie: Dacă cipul CMOS nu funcționează corect, verificați cu atenție sursa de alimentare a cipul, în special terminalele de locuințe. Dacă borna de putere negativă este slab lipită, potențialul său va diferi de potențialul firului comun al circuitului.

A patra caracteristică a microcircuitelor CMOS este fluxul de curent pulsat prin circuitul de putere atunci când trece de la zero la o stare și invers. Ca urmare, la trecerea de la microcircuite TTL la microcircuite analogice CMOS, nivelul de zgomot crește brusc. În unele cazuri, acest lucru este important și este necesar să se abandoneze utilizarea microcircuitelor CMOS în favoarea microcircuitelor BICMOS.

Nivelurile logice ale cipurilor CMOS

Nivelurile logice ale cipurilor CMOS sunt semnificativ diferite de . În absența curentului de sarcină, tensiunea la ieșirea cipului CMOS coincide cu tensiunea de alimentare (nivel logic de unu) sau cu potențialul firului comun (nivel logic de zero). Pe măsură ce curentul de sarcină crește, tensiunea unității logice poate scădea la 2,8V (U p =15V) de la tensiunea de alimentare. Nivelul de tensiune admisibil la ieșirea unui microcircuit CMOS digital (seria de microcircuite K561) cu o sursă de alimentare de cinci volți este prezentat în Figura 8.

Figura 8. Nivelurile semnalului logic la ieșirea cipurilor CMOS digitale

După cum am menționat mai devreme, tensiunea la intrarea unui cip digital în comparație cu ieșirea este de obicei permisă în limite mari. Pentru cipurile CMOS, am convenit asupra unei marje de 30%. Limitele nivelurilor logice zero și unu pentru microcircuitele CMOS cu o sursă de cinci volți sunt prezentate în Figura 9.

Figura 9. Nivelurile semnalului logic la intrarea cipurilor CMOS digitale

Când tensiunea de alimentare este redusă, limitele zero logic și cel logic pot fi determinate în același mod (împărțiți tensiunea de alimentare la 3).

Familii de circuite integrate CMOS

Primele cipuri CMOS nu aveau diode de protecție la intrare, așa că instalarea lor a prezentat dificultăți semnificative. Aceasta este o familie de cipuri din seria K172. Următoarea familie îmbunătățită de cipuri CMOS, seria K176, a primit aceste diode de protecție. Este destul de comun astăzi. Seria K1561 completează dezvoltarea primei generații de cipuri CMOS. În această familie, s-a realizat o viteză de 90 ns și un domeniu de tensiune de alimentare de 3 ... 15 V. Deoarece echipamentele străine sunt în prezent larg răspândite, voi oferi un analog străin al acestor microcircuite CMOS - C4000B.

O dezvoltare ulterioară a cipurilor CMOS a fost seria SN74HC. Aceste microcircuite nu au analog domestic. Au o viteză de 27 ns și pot funcționa în intervalul de tensiune 2 ... 6 V. Ele coincid în pinout și gama funcțională cu, dar nu sunt compatibile cu ele la niveluri logice, astfel încât microcircuitele CMOS din seria SN74HCT au fost dezvoltate la în același timp (analogicul domestic este K1564) compatibil cu microcircuite TTL și niveluri logice.

În acest moment, a existat o tranziție la sursa de alimentare de trei volți. Pentru acesta au fost dezvoltate microcircuite CMOS SN74ALVC cu un timp de întârziere a semnalului de 5,5 ns și un domeniu de putere de 1,65 ... 3,6 V. Aceleași microcircuite sunt capabile să funcționeze cu o sursă de alimentare de 2,5 V. Timpul de întârziere a semnalului crește la 9 ns.

Cea mai promițătoare familie de cipuri CMOS este considerată în prezent familia SN74AUC, cu un timp de întârziere a semnalului de 1,9 ns și o gamă de alimentare de 0,8 ... 2,7 V.

Abrevierea CMOS înseamnă MOSFET complementar. Uneori este folosită și abrevierea COSMOS, care înseamnă „structură MOS simetrică complementară”. Elementele logice ale acestei subfamilii sunt construite atât pe tranzistoare cu efect de câmp MOS „-canal, cât și pe tranzistoare cu efect de câmp MOS cu canal /^. Modelele acestei subfamilii sunt caracterizate de simetrie pronunțată. Atunci când se dezvoltă circuite, se folosesc numai MOSFET-uri cu rotire automată (vezi Boit, Electronics, partea 2, secțiunea 8.2, MOSFET-uri).
Simetria circuitelor este vizibilă mai ales bine în circuitul elementului NOT (Fig. 6.91). Dacă nivelul I este activ la intrarea A, de exemplu +5 V, atunci tranzistorul T2 este deblocat. La sursa și substratul său există 0 V. Tensiunea de la poartă la sursă UGS este de +5 V. +5 V se aplică sursei și substratului tranzistorului Tx.

Dacă +5 V se aplică și electrodului de comandă, atunci tensiunea poartă-sursă UGS = 0 V. Tranzistorul Tx este blocat. Dacă Tx este blocat și T2 este deschis, atunci ieșirea elementului Z are nivelul L (Fig. 6.92).
Dacă nivelul i-O V este activ la intrarea A, atunci tranzistorul T2 este oprit și tensiunea de la poartă la sursă UGS este O V. Tensiunea de la poartă la sursă a tranzistorului Tu UGS = -5 V, deoarece sursa tensiunea este de +5 V și tensiunea de poartă este O V. Tranzistorul este deblocat. Dacă Tx este deschis și T2 este blocat, ieșirea elementului Z este la nivelul H.
Într-un element CMOS NON, un tranzistor este întotdeauna pornit, iar celălalt este oprit.
Dacă ieșirea elementului NU este la nivelul 0, atunci elementul practic nu consumă curent, deoarece Tx este blocat. Dacă nivelul H NU este activ la ieșirea elementului, atunci elementul nu consumă practic nici un curent, deoarece T2 este acum blocat. Pentru a controla elementele conectate în serie, nu este necesar nici un curent, deoarece tranzistoarele cu efect de câmp nu consumă practic nicio energie. Numai în timpul comutării se consumă un curent mic de la sursa de alimentare, deoarece ambele tranzistoare sunt deschise simultan, dar pentru scurt timp. Unul dintre tranzistori trece de la deschis la oprit și nu este încă complet oprit, iar celălalt este de la oprit la deschis și nu este încă complet deschis. Condensatorii tranzistorului trebuie de asemenea reîncărcați.
Toate elementele CMOS sunt proiectate astfel încât în ramura curentă un tranzistor să fie închis, iar celălalt să fie deschis. Consumul de energie al elementelor CMOS este extrem de scăzut. Depinde în principal de numărul de comutatoare pe secundă sau de frecvența de comutare.
Elementele CMOS au un consum redus de energie.
În fig. Figura 6.93 prezintă următorul circuit CMOS tipic. Dacă nivelul L este activ la ambele intrări, atunci tranzistoarele 7’ și T2 vor fi deschise, tranzistorii Tg și T4 vor fi blocați. Tu și T2 cu O V pe A și B au UGS = - 5 V, iar T3 și T4 au UGS = O V. Nivelul H este aplicat la ieșirea Z.
Dacă la intrarea A există nivelul H (+5 V), iar la intrarea 5 există nivelul L (O V), atunci Tu se închide și T2 se deschide. Calea de la sursa de alimentare la ieșirea Z este blocată de un tranzistor oprit.

În același timp, tranzistorul T3 este deblocat și aproximativ 0 V acționează la ieșirea Z, adică nivelul L. G4 este blocat. Z are întotdeauna nivelul Z dacă cel puțin o intrare are nivelul H. Tabelul de lucru corespunzător circuitului (Fig. 6.93) este prezentat în Fig. 6,94. Circuitul efectuează o operație SAU-NU cu logică pozitivă.
Ce operație logică este efectuată de circuitul din Fig. 6,95? În primul rând, trebuie compilată o foaie de lucru pentru diagramă. Dacă nivelurile Z (O V) sunt active la ambele intrări, atunci tranzistoarele T( și T2 se deschid (UGS = - 5 V). Tranzistoarele T3 și G4 se închid (UGS = O V). Ieșirea este de nivel L.
Dacă # niveluri (+5 V) sunt active la ambele intrări, atunci tranzistoarele Tb și T4 se deschid, iar tranzistoarele Tx și T2 se închid. Ieșirea Z va fi setată la nivelul Z.
Dacă nivelul I este aplicat unei intrări și nivelul Z celuilalt, atunci unul dintre tranzistoarele superioare din Fig. 6,95 (7^ sau T2) se deschide. Una dintre cele inferioare (T3 sau G4) este blocată. Un nivel if va fi aplicat la ieșire prin tranzistori deschisi. În fig. Figura 6.96 prezintă tabelul de adevăr corespunzător. Circuitul îndeplinește funcția ȘI-NU în logică pozitivă.

Elementele CMOS sunt produse în principal ca elemente NAND și NOR.
Un element special al subfamiliei CMOS este elementul de transfer. Este alcătuit dintr-un tranzistor MOS cu canal i conectat în paralel și un tranzistor MOS cu canal ^ (Fig. 6.97).
Elementul de transmisie acționează ca un comutator.
Dacă nivelul H este aplicat la Gx (de exemplu +5 V) și nivelul L (O V) este aplicat la G2, atunci ambele tranzistoare sunt oprite. Într-un tranzistor MOS cu canal, între electrodul de control și substrat se aplică o tensiune de 0 V. Formarea unui canal conducător între sursă și dren devine imposibilă. De asemenea, într-un tranzistor MOS cu canal i, între electrodul de control și substrat se aplică o tensiune de 0 V. Nici aici nu poate apărea un canal conductor. Rezistența dintre punctele A și Z ajunge la câteva sute de MOhms.
Dacă este pornit<7, действует уровень L (О В), а на G2 — уровень Н (+5 В), то напряжение затвора /^-канального МОП-транзистора относительно подложки будет —5 В. Напряжение затвора и-канального МОП-транзистора относительно подложки +5 В. При этих напряжениях образуются проводящие каналы между истоком и стоком. Канал между А и Z будет низкоомным (примерно от 200 Ом до 400 Ом). Рабочая таблица представлена на рис. 6.98.
Nivelurile de la intrările Gl și G2 sunt întotdeauna aplicate în antifază. Controlul poate avea loc folosind elementul NOT (Fig. 6.99). Rezultă o cheie bidirecțională. Pentru tranzistoarele cu efect de câmp ai elementului de transfer, sursa și scurgerea își pot schimba reciproc funcțiile. Prin urmare, ieșirea porții este indicată în mijlocul liniei sale convenționale (Fig. 6.99).
CI-urile CMOS integrate conțin întotdeauna mai multe elemente logice care pot fi utilizate individual sau ca o singură funcție logică complexă. În fig. Figura 6.100 prezintă structura unui circuit CD de 4000 A. Acest circuit conține două porți OR-HE cu trei intrări fiecare și o poartă NOT. Circuitul CD 4012 A (Fig. 6.101) conține două elemente NAND cu patru intrări fiecare.
Circuitele integrate ale dispozitivelor logice aritmetice conțin multe elemente CMOS. În fig. Figura 6.102 prezintă circuitul unui registru cu deplasare de 4 biți. Această schemă este discutată în detaliu în Cap. 8.

Orez. 6.102. CD 4015 A CMOS 4-bit shift register circuit (RCA)

Cipul CD 4008 A este un adunator complet de 4 biți. Sumatoarele complete sunt discutate în detaliu în Cap. 10. Circuitul este prezentat aici ca un exemplu de proiectare a circuitului CMOS (Fig. 6.103).
Circuitele integrate CMOS pot fi produse cu densități foarte mari de elemente,
Puteți potrivi circuitul unui întreg calculator într-un singur cip. Îmbunătățirea ulterioară a tehnologiei duce la o creștere a posibilei densități de ambalare.
Tensiunea de alimentare a elementelor CMOS poate fluctua într-o gamă largă.
Pentru seria CD-4000-A (Fig. 6.100—6.103), producătorul RCA indică domeniul de tensiune de alimentare de la 3 V la 15 V. Caracteristicile tipice de transfer pentru o gamă de tensiuni de alimentare sunt prezentate în Fig. 6.104.
Tensiunile de alimentare sunt adesea +5 V și +10 V. Pentru aceste tensiuni de alimentare din Fig. Figurile 6.105 și 6.106 prezintă diagrame de nivel. Tensiunile de alimentare mai mari se caracterizează printr-o imunitate mai bună la zgomot.
Diferența dintre nivelurile L și H, care este responsabilă pentru imunitatea la zgomot, pentru circuitele CMOS este de aproximativ 30% până la 40% din tensiunea de alimentare.
Următorul tabel prezintă cei mai importanți parametri ai elementelor CMOS:

Orez. 6.103. CD 4008 A CMOS 4-bit Full Adder Circuit (RCA)

Orez. 16.10.

Diferența fundamentală dintre circuitele CMOS și tehnologia nMOS este absența rezistențelor active în circuit. La fiecare intrare a circuitului este conectată o pereche de tranzistoare cu un tip diferit de canal. Tranzistoarele cu un canal de tip p sunt conectate de substrat la sursa de alimentare, astfel încât formarea unui canal în ele va avea loc atunci când diferența de potențial dintre substrat și poartă este suficient de mare, iar potențialul de la poartă trebuie să fie negativ raportat la substrat. Această stare este asigurată prin aplicarea potențialului de masă la poartă (adică 0 logic). Tranzistoarele cu un canal de tip n sunt conectate de substrat la masă, astfel încât formarea unui canal în ele va avea loc atunci când un potențial de sursă de energie este aplicat la poartă (adică 1 logic). Aplicarea simultană a unui zero logic sau a unuia logic unor astfel de perechi de tranzistoare cu diferite tipuri de canale duce la faptul că un tranzistor al perechii va fi neapărat deschis, iar celălalt închis. Astfel, sunt create condiții pentru conectarea ieșirii fie la o sursă de alimentare, fie la masă.

Deci, în cel mai simplu caz, pentru circuitul invertorului (Fig. 16.10) la A = 0, tranzistorul VT1 va fi deschis și VT2 va fi închis. În consecință, ieșirea circuitului F va fi conectată prin canalul VT1 la sursa de alimentare, care corespunde stării logice: F=1. La A=1, tranzistorul VT1 va fi închis (poarta și substratul au aceleași potențiale), iar VT2 va fi deschis. Prin urmare, ieșirea circuitului F va fi conectată prin canalul tranzistorului VT2 la masă. Aceasta corespunde unei stări logice zero: F=0.

Adăugarea logică (Fig. 16.11) se realizează prin conectarea în serie a canalelor p ale tranzistoarelor VT1 și VT2. Când este furnizată cel puțin o unitate, nu se formează un singur canal pentru acești tranzistori. În același timp, datorită conexiunii paralele a VT3 și VT4, tranzistorul corespunzător din partea de jos a circuitului este deschis, asigurând conectarea ieșirii F la masă. Se dovedește că F=0 când se aplică cel puțin un 1 logic - aceasta este regula SAU-NU.

Orez. 16.11.

Funcția NAND este realizată printr-o conexiune paralelă a VT1 și VT2 în partea superioară a circuitului și o conexiune serială a VT3 și VT4 în partea inferioară (Fig. 16.12). Dacă se aplică zero la cel puțin o intrare, un singur canal pe VT3 și VT4 nu va fi format, ieșirea va fi deconectată de la masă. În același timp, cel puțin un tranzistor din partea superioară a circuitului (la poarta căruia se aplică un zero logic) va asigura conectarea ieșirii F la sursa de alimentare: F = 1 când se aplică cel puțin un zero. - regula SI-NU.

Orez. 16.12.

Rezumat scurt

În funcție de baza elementului, există diferite tehnologii de producție IC. Principalele sunt TTL pe tranzistoarele bipolare și nMOS și CMOS activate tranzistoare cu efect de câmp.

Termeni cheie

tehnologia nMOS tranzistoare cu efect de câmp cu un canal indus de tip n.

tampon cu 3 stări– partea de ieșire a circuitului TTL, oferind posibilitatea trecerii la a treia stare, de înaltă impedanță.

Tehnologia CMOS- Tehnologia de producție IC bazată pe tranzistoare cu efect de câmp cu canale de ambele tipuri de conductivitate electrică.

Colector deschis– o opțiune pentru implementarea părții tampon a elementelor TTL fără rezistor în circuitul de sarcină, care este îndepărtată în afara circuitului.

Circuite de sarcină rezistivă– Circuite TTL în care starea circuitului tampon este determinată de starea nu a unuia, ci a două tranzistoare.

Logica tranzistor-tranzistor– tehnologie pentru producerea de circuite integrate bazate pe tranzistoare bipolare.

Abrevieri acceptate

CMOS - complementar, metal, oxid, semiconductor

Trusa de antrenament

Exerciții pentru curs 16

Exercitiul 1

Opțiunea 1 pentru exercițiul 1.Desenați un circuit al unui element NOR cu 3 intrări folosind tehnologia nMOS.

Opțiunea 2 pentru exercițiul 1.Desenați un circuit al unui element NAND cu 3 intrări folosind tehnologia nMOS.

Opțiunea 3 pentru exercițiul 1.Desenați un circuit al unui element NOR cu 4 intrări folosind tehnologia nMOS.

Exercițiul 2

Opțiunea 1 pentru exercițiul 2.Desenați un circuit al unei porți NOR cu 3 intrări folosind tehnologia CMOS.

Opțiunea 2 pentru exercițiul 2.Desenați un circuit al unei porți NAND cu 3 intrări folosind tehnologia CMOS.

Opțiunea 3 pentru exercițiul 2.Desenați un circuit al unei porți NOR cu 4 intrări folosind tehnologia CMOS.

Exercițiul 3

Opțiunea 1 pentru exercițiul 3.Desenați un circuit al unui element NOR cu 3 intrări folosind tehnologia TTL.

Opțiunea 2 pentru exercițiul 3.Desenați o diagramă a unui element NAND cu 3 intrări folosind tehnologia TTL.

Opțiunea 3 pentru exercițiul 3.Desenați un circuit al unui element NOR cu 4 intrări folosind tehnologia TTL.

Exercițiul 4

Opțiunea 1 pentru exercițiul 4.Desenați un circuit al unui element SAU cu 3 intrări folosind tehnologia nMOS.

Opțiunea 2 pentru exercițiul 4.Desenați un circuit al unui element AND cu 3 intrări folosind tehnologia nMOS.

Opțiunea 3 pentru exercițiul 4.Desenați un circuit al unui element SAU cu 4 intrări folosind tehnologia nMOS.

Exercițiul 5

Opțiunea 1 pentru exercițiul 5.Desenați circuitul unei porți SAU cu 3 intrări folosind tehnologia CMOS.

Opțiunea 2 pentru exercițiul 5.Desenați o schemă de circuit a unui element AND cu 3 intrări folosind tehnologia CMOS.

Opțiunea 3 pentru exercițiul 5.Desenați circuitul unei porți SAU cu 4 intrări folosind tehnologia CMOS.

Exercițiul 6

Opțiunea 1 pentru exercițiul 6.Desenați un circuit al unui element SAU cu 3 intrări folosind tehnologia TTL.

Opțiunea 2 pentru exercițiul 6.Desenați un circuit al unui element AND cu 3 intrări folosind tehnologia TTL.

Opțiunea 3 pentru exercițiul 6.Desenați un circuit al unui element SAU cu 4 intrări folosind tehnologia TTL.

Exercițiul 7

Opțiunea 1 pentru exercițiul 7.Desenați o diagramă a unui element 2I-OR-NU folosind tehnologia TTL.

Opțiunea 2 pentru exercițiul 7.Desenați o diagramă a unui element 2I-OR-NOT folosind tehnologia CMOS.

Opțiunea 3 pentru exercițiul 7.Desenați o diagramă a unui element 2ȘI-SAU-NU folosind tehnologia nMOS.

Exercițiul 8

Opțiunea 1 pentru exercițiul 8.Desenați un circuit al unei porți NOR cu 3 intrări cu un buffer cu 3 stări.

Opțiunea 2 pentru exercițiul 8.Desenați circuitul unei porți NAND cu 3 intrări cu un colector deschis.

Opțiunea 3 pentru exercițiul 8.Desenați un circuit al unei porți SAU cu 3 intrări cu un buffer în 3 stări.

INTRODUCERE

Să vorbim despre caracteristicile unei familii ideale de cipuri logice. Ele trebuie să nu disipeze putere, să aibă întârziere de propagare zero, timpi de creștere și scădere a semnalului controlabili și să aibă imunitate la zgomot echivalentă cu 50% din oscilația semnalului de ieșire.

Parametrii familiilor moderne de cipuri CMOS (MOS complementare) se apropie de aceste caracteristici ideale.

În primul rând, cipurile CMOS disipează putere scăzută. Disiparea tipică a puterii statice este de ordinul a 10 nV per supapă, care este generată de curenții de scurgere. Disiparea puterii active (sau dinamice) depinde de tensiunea sursei de alimentare, frecvența, sarcina de ieșire și timpul de creștere a intrării, dar valoarea sa tipică pentru o singură poartă la o frecvență de 1 MHz și o sarcină de 50 pF nu depășește 10 mW.

În al doilea rând, timpul de întârziere a propagării semnalului în porțile CMOS, deși nu este zero, este destul de mic. În funcție de tensiunea de alimentare, întârzierea de propagare a semnalului pentru un element tipic variază de la 25 la 50 ns.

În al treilea rând, timpii de creștere și coborâre sunt controlați și reprezintă mai degrabă funcții liniare decât în trepte. De obicei, timpii de creștere și coborâre sunt cu 20-40% mai mari decât timpul de întârziere de propagare.

În cele din urmă, o valoare tipică a imunitații la zgomot se apropie de 50% și este de aproximativ 45% din amplitudinea semnalului de ieșire.

Un alt factor important în favoarea cipurilor CMOS este costul scăzut al acestora, mai ales atunci când sunt utilizate în echipamente portabile alimentate cu baterii de putere redusă.

Sursele de alimentare din sistemele construite pe cipuri CMOS pot fi de putere redusă și, ca urmare, ieftine. Datorită consumului redus de energie, subsistemul de putere poate fi mai simplu și, prin urmare, mai ieftin. Nu este nevoie de radiatoare și ventilatoare din cauza disipării reduse a puterii. Îmbunătățirea continuă a proceselor tehnologice, precum și creșterea volumelor de producție și extinderea gamei de microcircuite CMOS fabricate duce la o reducere a costului acestora.

Există multe serii de cipuri logice CMOS. Prima dintre ele a fost seria K176, apoi K561 (CD4000AN) și KR1561 (CD4000BN), dar seria funcțională a primit cea mai mare dezvoltare în seriile KR1554 (74ACxx), KR1564 (74HCxx) și KR1594 (74ACTxx).

Seria funcțională de microcircuite CMOS moderne din seriile KR1554, KR1564 și KR1594 conține echivalente cu funcții complete ale microcircuitelor din seriile TTLSH KR1533 (74ALS) și K555 (74LS), care coincid complet atât în funcțiile îndeplinite, cât și în pinout. Microcircuitele CMOS moderne, în comparație cu prototipurile lor, seriile K176 și K561, consumă mult mai puțină putere dinamică și sunt de multe ori mai rapide ca performanță.

Pentru a simplifica soluțiile de circuit, au fost dezvoltate seria CMOS cu tensiune de prag de intrare a nivelurilor TTL (KR1594 și unele altele) și niveluri CMOS (KR1554, KR1564 și altele). Intervalul de temperatură de funcționare pentru microcircuite de uz general este -40-+85C și -55-+125C pentru aplicații speciale. În tabel Figura 1 prezintă o comparație a caracteristicilor de intrare și de ieșire ale microcircuitelor CMOS și TTLSH.

Tabelul 1. Comparația parametrilor electrici ai circuitelor CMOS și TTL

TEHNOLOGIE	CMOS cu poarta PCC	Îmbunătățit CMOS cu poarta PCC	CMOS cu poarta metalica	Standard	TTLSH cu consum redus	TTLSh de putere redusă îmbunătățit	Acțiune rapidă TTLSH


Putere disipată pe poartă (mW)
Static
La 100 kHz
Timp de întârziere de propagare (ns) (CL = 15 pF)
Frecvența maximă de ceas (MHz) (CL = 15 pF)
Curent minim de ieșire (mA)
Ieșiri standard

Raportul de ieșire (încărcare per intrare K555)
Ieșiri standard
Ieșiri cu capacitate de încărcare crescută
Curent maxim de intrare, IIL (mA) (VI = 0,4 V)

CARACTERISTICILE CIRCUITURILOR CMOS

Scopul acestei secțiuni este de a oferi proiectantului de sistem cunoștințele necesare despre cum funcționează și se comportă circuitele integrate digitale CMOS atunci când sunt expuse la diferite semnale de control. S-au scris destul de multe despre tehnologia de proiectare și producție a microcircuitelor CMOS, așa că aici vom lua în considerare doar caracteristicile de proiectare a circuitelor microcircuitelor din această familie.

Circuitul CMOS de bază este invertorul prezentat în Fig. 1. Este format din două tranzistoare cu efect de câmp care funcționează în modul de îmbogățire: cu un canal de tip P (sus) și un canal de tip N (inferior). Pinii de alimentare sunt desemnați după cum urmează: VDD sau VCC pentru pinul pozitiv și VSS sau GND pentru pinul negativ. Denumirile VDD și VCC sunt împrumutate de la circuitele MOS convenționale și simbolizează sursele de alimentare și de scurgere ale tranzistoarelor. Ele nu se aplică direct circuitelor CMOS, deoarece pinii de alimentare sunt sursele ambelor tranzistoare complementare. Denumirile VSS sau GND sunt împrumutate de la circuitele TTL, iar această terminologie este păstrată pentru cipurile CMOS. În continuare, vor fi indicate denumirile VCC și GND.

Nivelurile logice dintr-un sistem CMOS sunt VCC („1 logic”) și GND („0”) logic. Deoarece curentul care curge în MOSFET-ul „pornit” nu creează practic nicio cădere de tensiune pe el și deoarece rezistența de intrare a porții CMOS este foarte mare (caracteristica de intrare a MOSFET-ului este în principal capacitivă și arată similară cu caracteristica curent-tensiune a un MOSFET de 1012 Ohm, manevrat de un condensator de 5 pF), atunci nivelurile logice din sistemul CMOS vor fi aproape egale cu tensiunea sursei de alimentare.

Acum să ne uităm la curbele caracteristice ale MOSFET-urilor pentru a ne face o idee despre cum se vor schimba timpii de creștere și scădere, întârzierile de propagare și disiparea puterii odată cu schimbarea tensiunii de alimentare și a capacității de sarcină.

În fig. Figura 2 prezintă curbele caracteristice ale tranzistoarelor cu efect de câmp cu canal N și canal P care funcționează în modul de îmbogățire.

Din aceste caracteristici rezultă o serie de concluzii importante. Luați în considerare curba pentru un tranzistor cu canal N cu o tensiune Gate-Source egală cu VGS = 15 V. Trebuie remarcat faptul că pentru o tensiune de control constantă VGS, tranzistorul se comportă ca o sursă de curent pentru valorile VDS (Drain- Tensiune sursă) mai mare decât VGS-VT (VT este tensiunea de prag a MOSFET). Pentru valorile VDS mai mici decât VGS-VT, tranzistorul se comportă în esență ca un rezistor.

De asemenea, trebuie menționat că pentru valori mai mici ale VGS curbele sunt similare, cu excepția faptului că valoarea IDS este mult mai mică și, de fapt, IDS crește odată cu pătratul VGS. Tranzistorul cu canal P are caracteristici aproape identice, dar complementare (complementare).

În cazul conducerii unei sarcini capacitive folosind elemente CMOS, modificarea inițială a tensiunii aplicată sarcinii va fi liniară, datorită caracteristicii „curent” din secțiunea inițială, obținută prin rotunjirea caracteristicii rezistive predominante atunci când valoarea VDS diferă. putin de la zero. În raport cu cel mai simplu invertor CMOS prezentat în Fig. 1, pe măsură ce VDS scade la zero, tensiunea de ieșire VOUT va tinde spre VCC sau GND, în funcție de dacă tranzistorul este pe canal P sau pe canal N.

Dacă VCC și, prin urmare, VGS, este crescut, invertorul trebuie să dezvolte o amplitudine de tensiune mai mare pe condensator. Cu toate acestea, pentru aceeași creștere a tensiunii, capacitatea de sarcină a IDS crește brusc ca pătratul VGS și, prin urmare, timpii de creștere și întârzierile de propagare prezentate în Fig. 3, scădere.

Astfel, se poate observa că pentru un proiect dat și, prin urmare, o valoare fixă a capacității de sarcină, creșterea tensiunii de alimentare va crește performanța sistemului. Creșterea VCC va crește performanța, dar și disiparea puterii. Acest lucru este adevărat din două motive. În primul rând, produsul CV2f și, prin urmare, puterea, crește. Aceasta este puterea disipată într-un circuit CMOS sau orice circuit similar din motivul menționat mai sus, atunci când conduceți o sarcină capacitivă.

Pentru valorile specificate ale capacității de sarcină și ale frecvenței de comutare, disiparea puterii crește proporțional cu pătratul căderii de tensiune pe sarcină.

Al doilea motiv este că produsul VI sau puterea disipată într-un circuit CMOS crește pe măsură ce tensiunea de alimentare VCC crește (pentru VCC>2VT). De fiecare dată când circuitul trece de la o stare la alta, există un curent momentan care trece de la VCC la GND prin două tranzistoare de ieșire deschise simultan.

Deoarece tensiunile de prag ale tranzistoarelor nu se modifică odată cu creșterea VCC, intervalul de tensiune de intrare în care tranzistoarele superioare și inferioare sunt simultan într-o stare conducătoare crește cu creșterea VCC. În același timp, o valoare mai mare a VCC oferă valori mai mari ale tensiunilor de control VGS, ceea ce duce și la o creștere a curenților JDS. Din acest motiv, dacă timpul de creștere al semnalului de intrare a fost zero, atunci nu ar exista curent prin tranzistoarele de ieșire de la VCC la GND. Acești curenți apar deoarece marginile semnalului de intrare au timpi de creștere și scădere finit mici și, prin urmare, tensiunea de intrare necesită un anumit timp finit de mic pentru a trece prin intervalul în care cele două tranzistoare de ieșire sunt pornite simultan. Evident, timpii de creștere și de scădere ai marginilor semnalului de intrare ar trebui să fie minimi pentru a reduce disiparea puterii.

Să aruncăm o privire la caracteristicile de transfer (Fig. 5) și la modul în care acestea se schimbă cu tensiunea de alimentare VCC. Să fim de acord să presupunem că ambele tranzistoare din cel mai simplu invertor au caracteristici și tensiuni de prag identice, dar complementare. Să presupunem că tensiunile de prag, VT, sunt 2V. Dacă VCC este mai mică decât tensiunea de prag de 2 V, niciunul dintre tranzistori nu poate fi pornit și circuitul nu va funcționa. În fig. Figura 5a prezintă o situație în care tensiunea de alimentare se potrivește exact cu tensiunea de prag. În acest caz, circuitul ar trebui să funcționeze cu histerezis 100%. Cu toate acestea, aceasta nu este tocmai histerezis, deoarece ambele tranzistoare de ieșire sunt oprite și tensiunea de ieșire este menținută peste capacitățile porții în aval de circuite. Dacă VCC se află în intervalul de una și două tensiuni de prag (Fig. 5b), cantitatea de „histereză” scade pe măsură ce VCC se apropie de o valoare echivalentă cu 2VT (Fig. 5c). La o tensiune VCC echivalentă cu două tensiuni de prag, nu există „histerezis”; De asemenea, nu există curent prin două tranzistoare de ieșire deschise simultan în timpul momentelor de comutare. Când valoarea VCC depășește două tensiuni de prag, curbele caracteristice de transfer încep să se rotunjească (Fig. 5d). Când VIN trece printr-o regiune în care ambele tranzistoare sunt deschise, de exemplu. în starea conducătoare, curenții care curg în canalele tranzistoarelor creează căderi de tensiune, dând o rotunjire a caracteristicilor.

Când revizuiți un sistem CMOS pentru zgomot, există cel puțin două caracteristici de luat în considerare: imunitatea la zgomot și marja de zgomot.

Circuitele CMOS moderne au o valoare tipică de imunitate la zgomot de 0,45 VCC. Aceasta înseamnă că un semnal de intrare fals egal cu 0,45 VCC sau mai puțin diferit de VCC sau GND nu se va propaga prin sistem ca un nivel logic defect. Acest lucru nu înseamnă că nu va apărea niciun semnal la ieșirea primului circuit. De fapt, ca urmare a expunerii la semnalul de interferență, la ieșire va apărea un semnal de ieșire, dar va fi slăbit în amplitudine. Pe măsură ce acest semnal se propagă prin sistem, acesta va fi slăbit și mai mult de circuitele ulterioare până când va dispărea complet. De obicei, un astfel de semnal nu modifică starea de ieșire a elementului logic. Într-un flip-flop convențional, un impuls de ceas de intrare fals cu o amplitudine de 0,45VCC nu își va schimba starea.

Producătorul de cip CMOS garantează, de asemenea, o marjă de imunitate la zgomot de 1 Volt pe întreaga gamă de tensiuni și temperaturi de alimentare și pentru orice combinație de intrări. Aceasta este doar o abatere a caracteristicii de imunitate la zgomot, pentru care este garantat un set special de tensiuni de intrare și ieșire. Cu alte cuvinte, din această caracteristică rezultă că, pentru ca semnalul de ieșire al circuitului, exprimat în Volți, să fie în limita 0,1VCC de valoarea nivelului logic corespunzător („zero” sau „unu”), semnalul de intrare nu trebuie să depășească valoarea 0. 1VCC plus 1 Volt deasupra nivelului solului sau sub nivelul puterii. Grafic, această situație este prezentată în fig. 4.

Aceste caracteristici seamănă foarte mult cu marja de imunitate la zgomot a circuitelor TTL standard, care este de 0,4 V (Fig. 6). Pentru a completa imaginea dependenței tensiunii de ieșire VOUT de intrarea VIN, prezentăm curbele caracteristicilor de transfer (Fig. 5).

ANALIZA APLICĂRII ÎN SISTEM

Această secțiune discută diverse situații care apar în timpul dezvoltării sistemului: intrări neutilizate, conectarea în paralel a elementelor pentru creșterea capacității de încărcare, cablarea magistralelor de date, coordonarea cu elemente logice din alte familii.

INTRARI NEUTILIZATE

Mai simplu spus, intrările neutilizate nu trebuie lăsate neconectate. Datorită rezistenței foarte mari de intrare (1012 ohmi), intrarea flotantă se poate deplasa între zero logic și unu logic, creând un comportament imprevizibil de ieșire a circuitului și probleme asociate sistemului. Toate intrările neutilizate trebuie să fie conectate la magistrala de alimentare, la cablul „comun” sau la altă intrare utilizabilă. Alegerea nu este deloc întâmplătoare, deoarece ar trebui să se țină seama de posibilul impact asupra capacității de sarcină de ieșire a circuitului. Luați în considerare, de exemplu, o poartă 4NAND cu patru intrări, folosită ca poartă logică 2NAND cu două intrări. Structura sa internă este prezentată în Fig. 7. Fie intrările A și B intrări neutilizate.

Dacă intrările neutilizate trebuie conectate la un nivel logic fix, atunci intrările A și B trebuie conectate la șina de alimentare pentru a permite funcționarea intrărilor rămase. Aceasta va porni tranzistoarele inferioare A și B și va opri tranzistoarele superioare A și B corespunzătoare. În acest caz, nu pot fi pornite mai mult de două tranzistoare superioare în același timp. Cu toate acestea, dacă intrările A și B sunt conectate la intrarea C, capacitatea de intrare se triplează, dar de fiecare dată când intrarea C ajunge la zero logic, tranzistoarele de sus A, B și C se pornesc, triplând curentul maxim de ieșire la unul logic. Dacă intrarea D primește și un nivel logic zero, toate cele patru tranzistoare superioare sunt pornite. Astfel, conectarea intrărilor neutilizate ale unui element NAND la magistrala de alimentare (SAU-NU la firul „comun”) le va porni, dar conectarea intrărilor neutilizate la alte intrări utilizate garantează o creștere a curentului de ieșire al celui „logic”. ”, în cazul unui element ȘI-NU (sau curentul de intrare de ieșire la nivelul „zero” logic, în cazul unui element SAU-NU).

Pentru tranzistoarele conectate în serie, curentul de ieșire nu crește. Având în vedere această circumstanță, un element logic cu mai multe intrări poate fi utilizat pentru a controla direct o sarcină puternică, de exemplu, o bobină de releu sau o lampă incandescentă.

CONECTAREA PARALELA A ELEMENTELOR LOGICE

În funcție de tipul de element logic, combinarea intrărilor garantează o creștere a capacității de sarcină fie pentru curenții de scurgere, fie pentru curenții de scufundare, dar nu pentru ambii în același timp. Pentru a garanta o creștere a celor doi curenți de ieșire este necesară conectarea mai multor elemente logice în paralel (Fig. 8). În acest caz, o creștere a capacității de sarcină se realizează prin conectarea mai multor lanțuri de tranzistoare în paralel (Fig. 7), crescând astfel curentul de ieșire corespunzător.

RUTAREA AUTOBUZULUI DE DATE

Există două modalități principale de a face acest lucru. Prima metodă este o conexiune paralelă a elementelor tampon CMOS convenționale (de exemplu). Și a doua, cea mai preferabilă metodă, este conectarea elementelor cu trei stări de ieșire.

FILTRAREA INTERFERENȚELOR SURSELOR DE ALIMENTARE

Deoarece circuitele CMOS pot funcționa pe o gamă largă de tensiuni de alimentare (3-15 V), este necesară filtrarea minimă. Valoarea minimă a tensiunii de alimentare este determinată de frecvența maximă de funcționare a celui mai rapid element din sistem (de obicei, o parte foarte mică a sistemului funcționează la frecvența maximă). Filtrele ar trebui să fie selectate pentru a menține tensiunea de alimentare aproximativ la jumătatea distanței dintre valoarea minimă specificată și tensiunea maximă la care microcircuitele sunt încă funcționale. Cu toate acestea, dacă disiparea puterii trebuie redusă la minimum, tensiunea sursei de alimentare trebuie selectată cât mai scăzută posibil, respectând în continuare cerințele de performanță.

MINIMIZAREA PUTERIILOR DE SISTEM

Pentru a minimiza consumul de energie al sistemului, acesta trebuie să funcționeze la o viteză minimă, executând sarcina la o tensiune de alimentare minimă. Valorile instantanee ale consumului de energie dinamică (AC) și statică (DC) cresc, ambele cu creșterea frecvenței și tensiunii sursei de alimentare. Consumul dinamic de energie (AC) este o funcție a produsului CV2f. Aceasta este puterea disipată în elementul tampon care conduce sarcina capacitivă.

Este evident că consumul de energie dinamică crește direct proporțional cu frecvența și este proporțional cu pătratul tensiunii de alimentare. De asemenea, crește odată cu capacitatea de sarcină, care este determinată în principal de sistem și nu este variabilă. Consumul de energie statică (DC) este disipat în momentele de comutare și este produsul VI. În orice element CMOS, un curent instantaneu apare de la magistrala de alimentare către firul „comun” (la VCC>2VT) Fig. 9.

Amplitudinea maximă a curentului este o funcție în creștere rapidă a tensiunii de intrare, care, la rândul său, este o funcție a tensiunii de alimentare (Fig. 5d).
Valoarea reală a produsului VI al puterii disipate de sistem este determinată de trei indicatori: tensiunea sursei de alimentare, frecvența și timpii muchiilor de creștere și coborâre ale semnalului de intrare. Un factor foarte important este timpul de creștere a semnalului de intrare. Dacă timpul de creștere este lung, puterea disipată crește deoarece calea curentului este stabilită în timpul întregului timp în care semnalul de intrare trece prin regiunea dintre tensiunile de prag ale tranzistoarelor superioare și inferioare. Teoretic, dacă timpul de creștere ar fi considerat zero, nu ar avea loc nicio cale de curent și puterea VI ar fi zero. Cu toate acestea, deoarece timpul de creștere este desigur mic, există întotdeauna un curent de trecere care crește rapid odată cu creșterea tensiunii de alimentare.

Mai există o circumstanță în ceea ce privește timpul de creștere a semnalului de intrare și consumul de energie. Dacă circuitul este utilizat pentru a conduce un număr mare de sarcini, timpul de creștere a semnalului de ieșire va crește. Acest lucru va crește disiparea puterii VI în fiecare dispozitiv controlat de un astfel de circuit (dar nu și în circuitul de control în sine). Dacă consumul de energie atinge o valoare critică, este necesară creșterea pantei semnalului de ieșire prin conectarea elementelor tampon în paralel sau prin partajarea sarcinilor pentru a reduce consumul total de energie.

Acum să rezumăm influența efectelor tensiunii de alimentare, a tensiunii de intrare, a timpilor de creștere și de scădere a marginilor semnalului de intrare și a capacității de sarcină asupra disipării puterii. Se pot trage următoarele concluzii:

Tensiunea de alimentare. Produsul CV2f de disipare a puterii crește cu pătratul tensiunii de alimentare. Produsul VI al disipării puterii crește aproximativ proporțional cu pătratul tensiunii de alimentare.
Nivelul tensiunii de intrare. Produsul VI al disipării puterii crește dacă tensiunea de intrare este între „potențialul de masă (GND) plus tensiunea de prag” și „tensiunea de alimentare (VCC) minus tensiunea de prag”. Cea mai mare putere de disipare are loc atunci când VIN se apropie de 0,5 VCC. Produsul CV2f nu este afectat de nivelul tensiunii de intrare.
Timpul de creștere a semnalului de intrare. Produsul VI al disipării puterii crește odată cu creșterea timpului de creștere, deoarece curentul de trecere prin tranzistoarele de ieșire simultane se stabilește pentru un timp mai îndelungat. De asemenea, produsul CV2f nu este afectat de timpul de creștere a semnalului de intrare.
Capacitate de incarcare. Produsul CV2f al puterii disipate în circuit crește proporțional cu capacitatea de sarcină. Produsul VI al disipării puterii nu depinde de capacitatea de sarcină. Cu toate acestea, o creștere a capacității de sarcină va duce la o creștere a timpilor de creștere a marginilor semnalului de ieșire, care, la rândul său, va duce la o creștere a produsului VI al puterii disipate în elementele logice controlate de aceasta. semnal.

COORDONAREA CU ELEMENTELE LOGICE ALE ALTOR FAMILII

Există două reguli de bază pentru potrivirea elementelor tuturor celorlalte familii cu cipuri CMOS. În primul rând, circuitul CMOS trebuie să furnizeze cerințele necesare de curent și tensiune de intrare pentru elementele altor familii. Și, în al doilea rând, și chiar mai important, amplitudinea semnalului de ieșire al elementelor logice ale altor familii trebuie să se potrivească cât mai aproape cu tensiunea sursei de alimentare a circuitului CMOS.

CIRCUITE MOSFET P-CHANNEL

Există o serie de cerințe care trebuie îndeplinite atunci când se potrivesc circuitele P-MOS și CMOS. În primul rând, acesta este un set de surse de alimentare cu tensiuni diferite. Majoritatea circuitelor P-MOS sunt proiectate să funcționeze la tensiuni între 17 V și 24 V, în timp ce circuitele CMOS sunt proiectate pentru o tensiune maximă de 15 V. O altă problemă cu circuitele P-MOS, spre deosebire de CMOS, este semnalul de amplitudine de ieșire semnificativ mai scăzut decât tensiunea de alimentare. Tensiunea de ieșire a circuitelor P-MOS variază de la potențialul mai pozitiv al tensiunii de alimentare (VSS) la câțiva volți peste potențialul mai negativ (VDD). Prin urmare, chiar dacă circuitul P-MOS rulează de la o sursă de 15 V, amplitudinea sa de ieșire va fi tot mai mică decât ceea ce este necesar pentru a se potrivi cu circuitul CMOS. Există mai multe modalități de a rezolva această problemă, în funcție de configurația sistemului. Să luăm în considerare două moduri de a construi un sistem în întregime pe circuite MOS și o metodă când sistemul utilizează circuite TTLSH.

Primul exemplu utilizează numai circuite P-MOS și CMOS cu tensiuni de alimentare mai mici de 15 V (vezi Figura 10). În această configurație, circuitul CMOS conduce direct P-MOS. Cu toate acestea, un circuit P-MOS nu poate conduce direct CMOS, deoarece tensiunea de ieșire zero logică este cu mult peste potențialul zero al sistemului. Pentru a „trage în sus” potențialul de ieșire al circuitului la zero, este introdus un rezistor suplimentar RPD. Valoarea sa este aleasă suficient de mică pentru a furniza constanta de timp RC dorită la comutarea ieșirii de la „unu” la „zero” și, în același timp, suficient de mare pentru a furniza valoarea necesară a nivelului logic „unu”. Această metodă este potrivită și pentru ieșirile P-MOS cu drenaj deschis.

O altă opțiune într-un sistem all-MOS este să utilizați o tensiune de referință convențională a diodei zener pentru a conduce un potențial mai negativ pentru alimentarea circuitului CMOS (Figura 11).

Această configurație folosește o sursă de alimentare P-MOS de 17-24 V. Tensiunea de referință este selectată pentru a reduce tensiunea de alimentare CMOS la tensiunea de ieșire minimă swing-to-peak a circuitului P-MOS. Circuitul CMOS poate încă conduce direct P-MOS, dar acum, circuitul P-MOS poate conduce CMOS fără un rezistor pull-up. Alte limitări includ tensiunea de alimentare a circuitelor CMOS, care trebuie să fie mai mică de 15 V și necesitatea ca referința să furnizeze suficient curent pentru a alimenta toate circuitele CMOS din sistem. Această soluție este destul de potrivită dacă sursa de alimentare a circuitului P-MOS trebuie să fie mai mare de 15 V, iar consumul de curent al circuitelor CMOS este suficient de mic pentru a fi asigurat de un regulator parametric simplu.

Dacă sistemul utilizează circuite TTLS, trebuie să existe cel puțin două surse de alimentare. În acest caz, circuitul CMOS poate funcționa dintr-o sursă unipolară și poate conduce direct circuitul P-MOS (Fig. 12).

CIRCUITE MOSFET N-CHANNEL

Potrivirea CMOS cu circuitele N-MOS este mai simplă, deși există unele probleme. În primul rând, circuitele N-MOS necesită tensiuni mai mici de alimentare, de obicei în intervalul 5-12 V. Acest lucru le permite să fie adaptate direct la circuitele CMOS. În al doilea rând, amplitudinea semnalului de ieșire al circuitelor CMOS variază de la aproape zero până la tensiunea de alimentare minus 1-2 V.

La tensiuni mai mari de alimentare, circuitele N-MOS și CMOS pot funcționa direct, deoarece nivelul logic de ieșire al circuitului N-MOS va diferi de tensiunea de alimentare cu doar 10-20%. Cu toate acestea, la tensiuni de alimentare mai mici, tensiunea la nivelul unității logice va fi mai mică cu 20-40%, deci este necesar să se includă un rezistor „pull-up” (Fig. 13).

CIRCUITE TTL, TTLSH

La potrivirea acestor familii cu circuite CMOS, apar două probleme. În primul rând, este suficientă tensiunea de nivel logic-1 a familiilor bipolare pentru a conduce direct circuitele CMOS? Circuitele TTL și TTLSh sunt destul de capabile să conducă circuitele CMOS din seria 74HCXX direct, fără rezistențe suplimentare de pull-up. Cu toate acestea, ele nu sunt capabile să controleze circuitele CMOS din seria CD4000 (K561, KR1561), deoarece caracteristicile acestora din urmă nu garantează funcționarea în cazul conexiunii directe fără rezistențe pull-up.

Circuitele TTL sunt capabile să conducă direct circuite CMOS pe întregul interval de temperatură de funcționare. Circuitele TTL standard sunt capabile să conducă direct circuite CMOS pe cea mai mare parte a intervalului de temperatură. Cu toate acestea, mai aproape de limita inferioară a intervalului de temperatură, tensiunea la nivel de unitate logică a circuitelor TTL scade și se recomandă introducerea unui rezistor „pull-up” (Fig. 14).

În funcție de dependența valorilor de tensiune admisibile ale nivelurilor de intrare de tensiunea de alimentare pentru circuitele CMOS (a se vedea Fig. 4), dacă tensiunea de intrare depășește valoarea VCC-1,5 V (la VCC = 5 V), atunci tensiunea de ieșire nu va depăși 0,5 V . Următorul element CMOS va crește această tensiune de 0,5 V la tensiunea VCC sau GND corespunzătoare. Tensiunea de nivel logic „1” pentru circuitele TTL standard este de minim 2,4 V cu un curent de ieșire de 400 μA. Acesta este cel mai rău caz, deoarece tensiunea de ieșire a circuitului TTL se va apropia de această valoare doar la temperatura minimă, nivelul maxim de intrare „0” (0,8 V), curenți maximi de scurgere și tensiune minimă de alimentare (VCC = 4,5 V).

În condiții normale (25°C, VIN = 0,4 V, curenți nominali de scurgere în circuitul CMOS și tensiunea de alimentare VCC = 5 V), nivelul logic „1” va corespunde mai probabil cu VCC-2VD sau VCC-1,2 V. Când doar temperatura se schimbă, tensiunea de ieșire se va schimba în funcție de dependența „de două ori -2 mV pe grad de temperatură” sau „-4 mV pe grad”. VCC-1.2V este suficient pentru a conduce direct un circuit CMOS fără a fi nevoie de un rezistor pull-up.

Dacă, în anumite condiții, tensiunea de ieșire a unui circuit logic-1 TTL poate scădea sub VCC-1,5 V, trebuie utilizat un rezistor pentru a conduce circuitul CMOS.
A doua întrebare este, poate un circuit CMOS să ofere suficient curent de ieșire pentru a furniza o tensiune de intrare de nivel logic 0 unui circuit TTL? Pentru „1” logic această problemă nu există.

Pentru un circuit TTL, curentul de intrare este suficient de mic pentru a conduce direct două astfel de intrări. Pentru un circuit TTL standard, curentul de intrare este de zece ori mai mare decât curentul circuitului TTL și, prin urmare, tensiunea de ieșire a circuitului CMOS va depăși atunci valoarea maximă admisă a tensiunii de nivel logic „0” (0,8 V). . Cu toate acestea, dacă examinați cu atenție specificațiile unității de ieșire ale circuitelor CMOS, veți observa că o poartă NAND cu două intrări poate conduce o singură intrare TTL, deși numai în cazuri extreme. De exemplu, tensiunea de ieșire a nivelului zero logic pentru dispozitivele MM74C00 și MM74C02 pe întregul interval de temperatură este de 0,4 V la un curent de 360 μA, cu o tensiune de intrare de 4,0 V și o tensiune de alimentare de 4,75 V. Ambele circuite sunt prezentată în fig. 15.

Ambele circuite au aceeași capacitate de încărcare, dar structurile lor sunt diferite. Aceasta înseamnă că fiecare dintre cele două tranzistoare inferioare ale MM74C02 poate furniza același curent ca și două tranzistoare MM74C00 în serie. Două tranzistoare MM74C02 împreună pot furniza de două ori curentul la o anumită tensiune de ieșire. Dacă permitem ca tensiunea de ieșire zero logică să crească la o valoare de 0,8 V, atunci dispozitivul MM74C02 va putea furniza de patru ori curentul de ieșire decât 360 μA, adică. 1,44 mA, care este aproape de 1,6 mA. De fapt, 1,6 mA este curentul maxim de intrare pentru o intrare TTL, iar majoritatea circuitelor TTL funcționează la cel mult 1 mA. De asemenea, 360 µA este curentul minim de ieșire pentru circuitele CMOS. Valoarea reală este în intervalul 360-540 µA (care corespunde curentului de intrare a 2-3 intrări TTLSH). Este specificat un curent de 360 µA pentru o tensiune de intrare de 4 V. Pentru o tensiune de intrare de 5 V, curentul de ieșire va fi de aproximativ 560 µA pe întregul interval de temperatură, făcând controlul intrării TTL și mai ușor. La temperatura camerei și o tensiune de intrare de 5 V, ieșirea circuitului CMOS poate furniza un curent de 800 µA. Prin urmare, o poartă NOR cu două intrări va furniza un curent de ieșire de 1,6 mA la 0,4 V dacă ambele intrări ale porții NOR sunt alimentate cu 5 V.

Din aceasta putem concluziona că poarta NOR cu două intrări unice inclusă în MM74C02 poate fi utilizată pentru a conduce o intrare TTL standard în loc de un buffer dedicat. Cu toate acestea, acest lucru va duce la o scădere ușoară a imunității la zgomot în intervalul de temperatură.

Surse de informare